一种分析芯片走线的静电释放能力的方法与流程

本发明涉及芯片走线的静电释放能力，尤其涉及一种分析芯片走线的静电释放能力方法。

背景技术：

静电对pcb板上的芯片可以产生三个危害：①吸引或排斥(吸附灰尘)；②与大地有电位差(可高达几万伏特，造成半导体器件的介质击穿)；③会产生放电电流：静电的能量虽然较小，但是放电过程十分短暂，往往是一瞬间就完成，只能提供爆炸性的击穿能量，会产生极大的破坏力。静电释放(electro-staticdischarge，esd)就是预防静电的产生或者消除产生的静电，以保护设备正常工作。esd问题是芯片级别和pcb板级别的业界难题，现有技术中，大多是采用装置来避免静电的产生或者消除产生的静电，但是还没有提供分析芯片走线的esd的方法。

技术实现要素：

针对目前还未提供分析芯片走线esd的方法，本发明提供一种分析芯片走线的静电释放能力的方法。

本发明解决技术问题所采用的技术方案为：

一种分析芯片走线的静电释放能力的方法，所述芯片设置于一pcb板上，通过静电枪对处于工作状态的芯片的引脚在一预设电压范围内逐步调大电压，以对芯片的各个走线进行打击，从而找到静电释放能力最薄弱的地方。

优选的，所述预设电压范围为0.5kv～1.5kv，通过对所述芯片的io引脚施加0.5kv～1.5kv的电压，来判断所述芯片能否正常工作。

优选的，通过静电枪对pcb上的走线在所述预设电压范围内逐步调大电压，来找到静电释放能力最薄弱的地方。

优选的，所述预设电压范围为0.5kv～1.5kv，所述芯片包括usb接口，通过静电枪在0.5kv～1.5kv的电压范围内逐步调大电压，对usb接口的各走线进行打击，来判断该usb接口是否能正常工作。

优选的，所述预设电压范围为0.5kv～1.5kv，所述pcb板上包括一tf接口，通过静电枪对tf接口的各个引脚在0.5kv～1.5kv的电压范围内逐步调大电压，来判断该tf接口是否能正常工作。

优选的，所述预设电压范围为1.5kv，所述芯片还包括通用存储器芯片，通过静电枪对通用存储器芯片的ddr地址走线施加1.5kv的电压，来判断该通用存储器芯片是否能正常工作。

优选的，所述预设电压范围为0.5kv～1.5kv，所述pcb板上包括晶振和复位电路，通过静电枪对晶振和复位电路的引脚在0.5kv～1.5kv的电压范围内逐步调大电压，来判断该晶振和复位电路是否能正常工作。

本发明的有益效果：本发明通过对芯片以及pcb板的各走线在预设电压范围内逐步调大电压，以对各走线进行打击，从而找到芯片和板子上最薄弱的地方，来分析其静电释放的能力。

附图说明

图1为本发明的一个实施例的示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

一种分析芯片走线的静电释放能力的方法，芯片设置于一pcb板上，通过静电枪对处于工作状态的芯片的引脚在一预设电压范围内逐步调大电压，以对芯片的各个走线进行打击，从而找到静电释放能力最薄弱的地方。

在系统工作状态下，通过直接对所有的走线在预设电压范围内逐步调大电压，来对各走线进行打击，从而分析芯片esd的方法，来找到esd问题最薄弱的地方。本发明可以打击芯片端和pcb板子上面的具体走线和模块，从而找到所有关键薄弱点。

本发明优选的实施方式，预设电压范围为0.5kv～1.5kv，通过对芯片的io引脚施加0.5kv～1.5kv的电压，来判断芯片能否正常工作。

如图1所示，本发明是基于s905liptv两层pcb板做测试和分析。在该实施例中，以其中一个io引脚——gpioao_8引脚作为实施例加以测试。当静电枪对gpioao_8引脚施加0.5kv的电压进行打击，结果显示工作正常，若出现异常，则需要进行整改调试。逐步调大施加到gpioao_8引脚施上的电压，当对gpioao_8引脚施加的电压达到1kv时，本发明的试验结果显示该引脚还能正常工作，若出现异常，则需要进行整改调试。继续逐步调大施加到gpioao_8引脚施上的电压，当对gpioao_8引脚施加的电压达到1.5kv时，结果也显示该引脚还能正常工作，同样地，若出现异常，也需要对其进行整改调试。因此，可以得出gpioao_8引脚能够承受0.5kv～1.5kv的静电电压。其他引脚也采用同样的方法进行测试，在此不对结果一一赘述。

本发明优选的实施方式，通过静电枪对pcb上的走线在预设电压范围内逐步调大电压，来找到静电释放能力最薄弱的地方。

本发明优选的实施方式，预设电压范围为1kv～1.5kv，芯片包括usb接口，通过静电枪在0.5kv～1.5kv的电压范围内逐步调大电压，对usb接口的各走线进行打击，来判断该usb接口是否能正常工作。

在该实施例中，以usb_adm芯片的usb接口为例。通过对usb_adm芯片的usbhost_a_dm引脚施加0.5kv的电压进行静电打击，测试结果表明该引脚可以正常工作，usb也工作正常。再对usb_adm芯片的usbotg_b_dm引脚施加1kv的电压进行打击时，测试结果表明usb不能正常工作，证明usbotg_b_dm引脚不能承受1kv的静电释放能力。利用同样的方法，逐步调大施加给usbotg_b_dm引脚的电压，对usb_adm芯片的其他各个引脚进行打击，从而判断其静电释放能力。

本发明优选的实施方式，预设范围的电压为0.5～1.5kv，pcb板上包括一tf接口，通过静电枪对tf接口的各个引脚施加逐步调大的0.5～1.5kv的电压，来判断该tf接口是否能正常工作。

tf接口是非常脆弱的，在该实施例中，通过对tf接口的card_1_b引脚施加0.5kv的电压，结果出现了死机现象，因此可以判断出该card_1_b引脚不能承受0.5kv的静电电压。在该tf接口的card_2_b的引脚施加1.5kv的电压时，同样会出现死机现象，但是在被施加1kv的电压时，tf接口可以正常工作，因此可以判断出该card_2_b的引脚能承受1kv的静电释放能力。

本发明优选的实施方式，预设范围的电压为1.5kv，芯片还包括通用存储器芯片，通过静电枪对通用存储器芯片的ddr地址走线施加1.5kv的电压，来判断该通用存储器芯片是否能正常工作。在该实施例中，通过对通用存储器芯片的ddr地址走线施加1.5kv的电压，结果表明有时会出现死机现象。

本发明优选的实施方式，预设电压范围为0.5kv～1.5kv，pcb板上包括晶振和复位电路，通过静电枪对晶振和复位电路的引脚在0.5kv～1.5kv的电压范围内逐步调大电压，来判断该晶振和复位电路是否能正常工作。

在该实施例中，通过对晶振电路的引脚施加1.5kv的电压打击，测试结果表明晶体附近gnd有时出现死机现象。而当晶振电路的引脚被施加0.5kv的电压时，结果表明晶振电路可以正常工作。此外，当对复位电路施加1.5kv的电压时，会出现电路重启的现象。

以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所做出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。