专利名称：制备微电子器件凸点多组分钎料层的方法
技术领域：
本发明涉及微电子技术领域，尤其涉及一种制备微电子器件凸点多组分钎料层的方法。
背景技术：
随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。 由于用户对电路功能性不断提高的要求，芯片的复杂性不断增加。在这种情况下，单独依赖引线键合实现芯片连接变得越来越难。凸点互连可以在整个芯片表面面积上实现，能够很大程度地提高芯片与芯片或者芯片与基板间的互连密度，逐渐成为高密度封装的主流技术。凸点制备方法包括沉积、电镀、丝网印刷、植球以及IBM新近开发的C4NP技术等。 上述技术各有优缺点。其中电镀凸点技术是目前晶圆级凸点制备的主要技术。通过厚胶掩模的辅助，直接进行钎料层的制作，最后通过高温回流、凸点下金属刻蚀获得凸点。为提高电性能和可靠性，往往使用铜柱凸点，即先电镀铜柱，然后在铜柱顶端再镀上一层钎料。钎料层的使用可以降低组装所需的温度和压力，同时也保证芯片所受应力在安全范围之内。 这种铜柱与钎料结合的凸点，是目前第一级封装中所用互连的主流方式。现有技术一般单纯使用电镀实现，可选择的钎料组分比较少，难以实现二元以上多组分凸点钎料的制备。钎料合金的微合金化是提高钎料性能和焊点可靠性的一个主要方法。目前发表的许多文献都已经详细地论述了各种材料添加对钎料性能的影响。例如，在下述文献[l]D.Q.Yu，et al.，J Alloy Comp, 376 (2004) 170 ；[2]F. Guo, et al. , J0M, 61 (2009) 39 ；[3] B. Li ,et al, J. Electron. Mater. 34 (2005) 217 中，提到了微量的稀土元素可显著提高钎料的力学性能，润湿性，改善合金的微观组织结构。在下述文献[4] J. Y. Tsai，et al.，J. Electron. Mater. 32 (2003) 1203 ；[5] C. Ε. Ho, et al.，J. Mater. Sci =Mater. Electron. 18 (2007) 155 中，提到了 在 SMg合金中加入微量的Ni可以抑制钎料与铜焊盘界面Cu3Sn化合物的生长，对于焊点可靠性具有积极作用。在下述文献[6] I. E. Anderson et al.，J. Electron. Mater. 35 (2006) 94 ；[7]ffeiping Liu,et al. ,Electronic Components and Technology Conference, 2009，pp 994-1007中，提到了在SnAgCu合金中添加微量i^e、Ni、Co、Mn、Ce等元素可以显著改善合金的微观组织、力学性能和可靠性。在下述文献[8]K. Nogita, et al.，J0M,61 (2009)45 中，提到了在 SnCu 合金中添加 0. 05wt% Ni，可以细化焊点界面组织，减少微裂纹生成。为了实现电镀凸点成分的多元化，一些新的方法被提出。例如美国专利 US6083773A1和US6893799B2分别使用沾取和模具转移的方式在铜柱顶端制作钎料层，这种方式虽然可以实现多种钎料组分，但工艺比较复杂，所能获得的凸点密度也有很大限制。
在实现本发明的过程中，发明人意识到现有技术存在如下缺陷微电子器件金属柱凸点上多组分钎料的制备工艺比较复杂。
发明内容
(一)要解决的技术问题本发明的目的在于解决现有技术中微电子器件凸点上多组分钎料层的制备工艺复杂的问题，从而提出一种制备微电子器件凸点多组分钎料层的方法。(二)技术方案本发明通过分别制备主组分钎料层和微组分层，而后促使所述微组分层溶入所述主组分钎料层形成所述多组分钎料层的方法，避免了直接电镀多组分钎料的复杂工艺。此外，通过物理沉积方式制备钎料微组分层，由微组分层的厚度精确控制多组分钎料层的组分和配比。(三)有益效果通过本发明的技术方案，可以简化微电子器件凸点的制备工艺，并且可以获得高性能的多组分钎料层。
图1为本发明实施例一的制备微电子器件凸点多组分钎料层方法的流程图；图2是本发明实施例三和实施例四对应的在基底1上制作钝化层3并选择性去除金属焊盘2顶部钝化层的示意图；图3是本发明实施例三和实施例四对应的在基底1上沉积凸点下金属层4的示意图；图4是本发明实施例三和实施例四对应的在基底1上制作厚光刻胶层5，并通过曝光、显影获得凸点开口图案的示意图；图5是本发明实施例三和实施例四对应的通过电镀获得铜柱6和钎料主组份层7 的示意图；图6是本发明实施例三对应的将光刻胶5去除的示意图；图7是本发明实施例三对应的通过溅射的方式制作钎料微组份层8的示意图；图8是本发明实施例三对应的通过高温回流处理获得合金化钎料层9的示意图；图9是本发明实施例三对应的以凸点为掩模刻蚀去除微组份层及凸点下金属层之后的示意图；图10是本发明实施例四对应的通过溅射的方式制作钎料微组份层8的示意图；图11是本发明实施例四对应的将光刻胶5及光刻胶5顶部钎料微组份层8去除的示意图；图12是本发明实施例四对应的通过高温回流处理获得合金化钎料层9的示意图；图13是本发明实施例四对应的以凸点为掩模刻蚀去除凸点下金属层之后的示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。实施例一图1为本发明实施例一的制备微电子器件凸点多组分钎料层方法的流程图。如图 1所示，本方法包括步骤S102，在金属柱凸点上电镀主组分钎料层；步骤S104，在主组分钎料层上沉积微组分层；步骤S106，在预设温度下对微电子器件进行回流，促使微组分层溶入主组分钎料层，在金属柱凸点上形成多组分钎料层。在本实施例中，微电子器件的基底上应当事先制备金属柱凸点。并且，上述预设温度应当保证钎料微组分层溶入主组分钎料层，并且形成多组分钎料层。该预设温度由主组分钎料层和微组分层的材料和厚度所决定。本实施例提供了一种制备微电子器件凸点多组分钎料层的方法，避免了直接电镀多组分钎料层的复杂工艺。实施例二 针对现有技术中，直接电镀多组分钎料层无法精确控制其组分配比，在实施例一的基础上，实施例二给出了控制多组分钎料层成分的技术方案。在实施例二中，通过微组分层与主组分钎料层的厚度比例，控制多组分钎料层的组分配比。其中，对微组分层沉积厚度的控制是其中的关键。本发明利用物理沉积方式可靠性强的优点，采用物理沉积方式在主组分钎料层上沉积微组分层，精确控制微组分层的厚度，从而达到精确控制多组分钎料层组分配比的目的。优选地，物理沉积方式为溅射或蒸发。此外，本发明中所指的“微组分层溶入主组分钎料层”至少包括以下一种情况微组分层溶解于主组分钎料层，形成固溶体；或微组分层和主组分钎料层反应生成化合物。实施例三本实施例和实施例四将从微电子器件凸点的完整制备过程为例进行说明。本实施例中，所用微电子器件的基底已经完成金属焊盘的加工，如图2所示，图2中1为基底，可以是完成电路器件加工的硅晶片，2为金属焊盘，一般为硅晶片的顶层金属。后续的凸点制备包括以下步骤步骤1 制作钝化层3，并选择性刻蚀掉金属焊盘2表面的钝化层3，如图2所示。其中，钝化层3可以是但不限于是氮化硅(SixNy)、氧化硅、聚酰亚胺、苯并环丁烯树脂(BCB)等材料。钝化层的制作可以采用等离子体增强化学气相沉积(PECVD)、溅射、旋涂等低温方法。步骤2 在基底1正面制作凸点下金属层4，如图3所示。凸点下金属层主要是为后续电镀工艺提供种子层，可以是但不限于是钛/铜(Ti/ Cu)或者钛钨/铜(TiW/Cu)等金属组合。步骤3 制作厚光刻胶层5，并经曝光、显影获得凸点开口图案，如图4所示。厚光刻胶层的制作可以使用液态光刻胶旋涂的方式，也可以使用干膜光刻胶粘贴的方式，光刻胶厚度要超过所需制作的凸点的高度尺寸。步骤4 使用电镀的方式，制作金属柱凸点6和主组分钎料层7，如图5所示。
主组分钎料层可以有多种，只要是可以通过电镀方式制作的材料都可，本实施例使用锡材料作为钎料的主组分。锡的厚度根据要获得的合金钎料组分选定。本实施例中， 金属柱凸点为铜柱。步骤5 去除厚光刻胶层5，如图6所示。厚光刻胶的去除可以使用但不限于使用超声辅助丙酮浸泡的方式。步骤6 使用真空沉积的方式制作钎料微组分层8，如图7所示。真空沉积方式可以是但不限于是溅射、蒸发等工艺技术，为了工艺的可控性，优选的微组分层8的厚度在0. 5纳米到1微米之间，可以是单一材料也可以是多个材料的叠层，具体厚度及组成根据钎料主组分层厚度及所需钎料组分选定。例如电镀的主钎料为 Sn-IAg,厚度为30微米，目标钎料凸点成份为Sn-lAg-0. OlNi，已知Sn-IAg密度为7. 39g/ cm3，镍的密度为8. 9g/cm3，那么需要沉积的镍的厚度为2. 5纳米。步骤7 高温回流，形成合金化钎料层9，如图8所示。根据钎料层所用材料类型及组分配比，选择合适的回流温度控制曲线，高温回流之后，微组分层溶入主组分钎料层之内，形成合金材料。以上述Sn-lAg-0. OlNi凸点制备为例来说明2. 5纳米镍溶解于30微米厚Sn-IAg钎料的过程。已知在270度，Ni溶解于纯锡的速率为2. 5X 10-6cm/s0因此厚度为2. 5纳米的Ni溶解于纯锡所需时间仅为0. 1秒。在典型无铅回流工艺条件下，即最高回流温度260度，时间约20秒，Sn-IAg可以完全溶解这些镍。根据目前的研究，由于镍在Sn中的溶解度很小，因此，一小部分镍溶解于Sn形成固溶体，一部分会生成Ni3Sn4的金属间化合物。步骤8 以凸点为掩模刻蚀微组分层8及凸点下金属层4，完成凸点制造，如图9所
7J\ ο凸点之外区域的微组分层没有合金化，可以使用对应腐蚀液去除，凸点本身虽然包含微组分材料，但已经合金化，溶入主组分钎料中，材料性质发生变化，可以抵挡对应溶液的腐蚀作用。对于基底上的微组分层，由于其很薄，易于刻蚀。例如制备上述 Sn-lAg-0. OlNi凸点，镍层厚度仅为2. 5纳米。而且对于凸点下金属层，本发明实施例使用钛与铜的组合，分别使用铜腐蚀液和钛腐蚀液处理基底。如果选择可以同时刻蚀铜和镍的腐蚀液，则不用增加刻蚀步骤。通过上述刻蚀步骤，可将微组分钎料层和凸点下金属层去除干净。为了减少铜腐蚀液对铜柱的影响，使用腐蚀速率较低的铜腐蚀液。实施例四实施例四所用基底与实施例三相同，步骤1到步骤4也与实施例三完全相同，这里不再赘述，后续的步骤如下步骤5 使用真空沉积的方式制作微组分层8，如图10所示。真空沉积方式可以是但不限于是溅射、蒸发等工艺技术，为了工艺的可控性，优选的微组分钎料层8的厚度在0. 5纳米到1微米之间，可以是单一材料也可以是多个材料的叠层，具体厚度及组成根据钎料主组分厚度及所需钎料组分选定。例如，如果电镀钎料为纯锡，厚度为30微米，而目标钎料的组分为Sn-0. 7Cu,已知铜的密度为8. 9g/cm3，锡的密度为 7. 2g/cm3，那么通过计算，在锡材料上沉积铜的厚度应为0. 17微米。步骤6 去除厚光刻胶层5及厚光刻胶层5之上的微组分层8，如图11所示。厚光刻胶的去除可以使用但不限于使用超声辅助丙酮浸泡的方式。
7
步骤7 高温回流，形成合金化钎料层9，如图12所示。根据钎料层所用材料类型及组分配比，选择合适的回流温度控制曲线，高温回流之后，微组分层溶入主组分钎料层之内，形成合金材料。步骤8 :以凸点为掩模刻蚀凸点下金属层4，完成凸点制造，如图13所示。本发明实施例使用的凸点下金属为钛与铜的组合，分别使用铜腐蚀液和钛腐蚀液处理基底，将凸点下金属层去除干净，为了减少铜腐蚀液对铜柱的影响，使用腐蚀速率较低的铜腐蚀液。实施例一和实施例二对制备微电子器件凸点多组分钎料层的方法进行了说明；实施例三和实施例四对完整的制备微电子器件凸点的方法进行了说明。上述各实施例中，基底可以是硅、锗硅、砷化镓、绝缘体上硅(SOI)等半导体材料或玻璃、陶瓷、蓝宝石等绝缘材料中的一种。金属柱凸点可以为铜、镍、金中的一种；金属柱凸点高度可以在1微米到100 微米之间。所用钎料主组份层可以是金属锡、铟、锡银、锡铜、锡铟、锡铋、锡银铜中的一种材料。钎料主组份层的厚度可以在1微米到100微米之间。所用钎料微组份层可以是银、铜、 钼、金、钛、钯、锗、铝、锰、镍、铁、铬、钴、钕、铈、钕、镧等金属材料中一种或多种的组合。钎料微组份层厚度可以在0. 5纳米到1微米之间。实施例三和实施例四中，凸点下金属层是但不限于是钛/铜(Ti/Cu)或钛钨/铜 (Tiff/Cu)等材料组合。制作厚光刻胶采用液态光刻胶旋涂或干膜光刻胶粘贴等方式。需要注意的是，如无特别说明或相互冲突，此处的制备参数可以应用于上述各实施例并产生相应地技术效果，此处不再赘述。以上的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种制备微电子器件凸点多组分钎料层的方法，其特征在于，所述微电子器件的基底上具有金属柱凸点，该方法包括在所述金属柱凸点上制备主组分钎料层；在所述主组分钎料层上沉积微组分层；在预设温度下对所述微电子器件进行回流，促使所述微组分层溶入所述主组分钎料层，在所述金属柱凸点上形成所述多组分钎料层。
2.根据权利要求1所述的制备微电子器件凸点多组分钎料层的方法，其特征在于，所述预设温度对应所述主组分钎料层和所述微组分层的材料和厚度。
3.根据权利要求1所述的制备微电子器件凸点多组分钎料层的方法，其特征在于，通过所述微组分层与所述主组分钎料层的厚度比例，控制所述多组分钎料层的组分配比。
4.根据权利要求3所述的制备微电子器件凸点多组分钎料层的方法，其特征在于，采用物理沉积方式在所述主组分钎料层上沉积所述微组分钎料层。
5.根据权利要求4所述的制备微电子器件凸点多组分钎料层的方法，其特征在于，所述物理沉积方式为溅射或蒸发。
6.根据权利要求1所述的制备微电子器件凸点多组分钎料层的方法，其特征在于，采用电镀方式在所述金属柱凸点上制备主组分钎料层。
7.根据权利要求1所述的制备微电子器件凸点多组分钎料层的方法，其特征在于，所述微组分层溶入主组分钎料层，在金属柱凸点上形成多组分钎料层至少包括以下一种情况所述微组分层溶解于所述主组分钎料层，形成固溶体；或所述微组分层和所述主组分钎料层反应生成化合物。
8.根据权利要求1所述制备微电子器件凸点多组分钎料层的方法，其特征在于，所述主组分钎料层为下列材料中的一种锡、铟、锡银、锡铜、锡铟、锡铋、锡银铜。
9.根据权利要求8所述制备微电子器件凸点多组分钎料层的方法，其特征在于，所述微组分层为下列材料中的一种或多种组合银、铜、钼、金、钛、钯、锗、铝、锰、镍、铁、铬、钴、 钕、铈、钕、镧。
10.根据权利要求1至9中任一项所述的制备微电子器件凸点多组分钎料层的方法，其特征在于，所述在金属柱凸点上电镀主组分钎料层之前还包括在所述微电子器件的基底上所述金属柱凸点的位置制备金属焊盘；在所述微电子器件的基底上制备钝化层；选择性去除所述金属焊盘顶部的钝化层；在所述微电子器件的基底上制备凸点下金属层；在所述凸点下金属层上制作光刻胶层；通过曝光、显影步骤选择性去除所述金属柱凸点位置的光刻胶层； 在所述微电子器件的基底上电镀金属柱凸点；所述在金属柱凸点上制备主组分钎料层之后还包括去除所述光刻胶层；所述在预设温度下对所述微电子器件进行回流，促使所述微组分层溶入所述主组分钎料层，形成所述多组分钎料层之后还包括以所述多组分钎料层为掩模刻蚀所述微电子器件基底上残余的微组分层及除所述金属柱凸点位置以外的凸点下金属层。
11.根据权利要求1至9中任一项所述的制备微电子器件凸点多组分钎料层的方法，其特征在于，所述在金属柱凸点上电镀主组分钎料层之前还包括在所述微电子器件的基底上所述金属柱凸点的位置制备金属焊盘；在所述微电子器件的基底上制备钝化层；选择性去除所述金属焊盘顶部的钝化层；在所述微电子器件的基底上制备凸点下金属层；在所述凸点下金属层上制作光刻胶层；通过曝光、显影步骤选择性去除所述金属柱凸点位置的光刻胶层； 在所述微电子器件的基底上电镀金属柱凸点；所述在主组分钎料层上沉积微组分层之后还包括去除所述光刻胶层及除所述金属柱凸点位置以外的微组分层；所述在预设温度下对所述微电子器件进行回流，促使所述微组分层溶入所述主组分钎料层，形成所述多组分钎料层之后还包括以所述多组分钎料层为掩模刻蚀除所述金属柱凸点位置以外的凸点下金属层。
12.根据权利要求1至9中任一项所述的制备微电子器件凸点多组分钎料层的方法，其特征在于，所述金属柱凸点由以下材料中的至少一种构成铜、镍、金；所述金属柱凸点的高度介于1微米至100微米之间。
全文摘要
本发明公开了一种制备微电子器件凸点多组分钎料层的方法。该方法中，微电子器件的基底上具有金属柱凸点，包括在金属柱凸点上电镀主组分钎料层；在主组分钎料层上沉积微组分层；在预设温度下对微电子器件进行回流，促使微组分层溶入主组分钎料层，从而在金属柱凸点上形成多组分钎料层。本发明简化了制备微电子器件凸点多组分钎料层的工艺。
文档编号H01L23/00GK102456630SQ20101052757
公开日2012年5月16日 申请日期2010年10月27日 优先权日2010年10月27日
发明者于大全, 宋崇申 申请人:中国科学院微电子研究所