微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通 ...的制作方法
【专利摘要】一种微电子器件包括第一表面（110、710）、第二表面（120、720）、以及从第一表面延伸至第二表面的通路（130、730）。通路包含通过电绝缘材料（133、1133）彼此隔开的多个导电通道（131、132、231、232）。
【专利说明】微电子器件、层叠管芯封装及包含层叠管芯封装的计算系统、制造层叠管芯封装中的多通道通信路径的方法以及实现层叠管芯封装的部件之间的电通信的方法
发明领域
[0001]本发明的公开实施例一般涉及微电子器件和封装，并且尤其涉及用于这种设备和封装的通孔。
[0002]发明背景
[0003]消费类电子设备，特别是智能手机、平板，以及被设计成便携式的其他设备，已连续多年经历朝向更小且更薄的形状因素的趋势。该趋势与此类设备的不断增长的复杂度和功能不一致，在不改进制造和封装技术的情况下这将需要扩大的平台和母板空间，以集成CPU、芯片组、存储器、传感器和/或利用多个封装的各种其他功能的设备。已利用各种3D和系统级封装设计技术解决形状因数和空间限制，例如，使用倒装芯片和引线接合解决方案两者的混合一层叠封装、3D层叠封装(可能使用通过下部管芯延伸的通孔)、层叠式封装(POP)器件以及多芯片封装(MCP)。
[0004]像上面所提到的那些技术已经成为导致朝向更小的设备形状因数的重要垫脚石，但它们确实面临一定的障碍。例如，用于混合一层叠封装中的上层上的器件的输入/输出(I/o)密度(B卩，使用倒装芯片和引线接合解决方案两者的封装)受到引线接合焊垫计数的限制。作为另一实施例，用于硅通孔(TSV)制造的现有技术为效率低且高成本的，至少部分因为在目前的3D层叠封装技术中每个激光打孔步骤仅产生单个TSV通道。
【专利附图】
【附图说明】
[0005]通过结合图中附图阅读下面的详细描述，将更好地理解所公开的实施例，其中:
[0006]图1为根据本发明的实施例的微电子器件的截面图；
[0007]图2为根据本发明的实施例的图1的微电子器件的部分的平面图；
[0008]图3为根据本发明的实施例的堆叠管芯封装的截面图；
[0009]图4为根据本发明的实施例的计算系统的示意图；
[0010]图5为示出了制造根据本发明的实施例的微电子器件中的多通道电通信路径的方法的流程图；
[0011]图6为示出了实现根据本发明的实施例的堆叠管芯封装的部件之间的电通信的方法的流程图；
[0012]图7-9和11每个包括根据本发明的实施例的微电子器件在其制造过程中的各个阶段的截面和平面图；以及
[0013]图10为可与根据本发明的实施例的方法结合使用的激光蚀刻掩模的平面图。
[0014]为了说明的简单和清楚起见，附图示出常规方式的结构，并且可省略公知特征和技术的描述和细节，以免不必要地使对本发明的所描述的实施例的讨论模糊。此外，在附图中元件不一定按比例绘制。例如，附图中的一些元件的尺寸可相对于其他元件被夸大，以有助于提高对本发明的实施例的理解。可按照理想的方式示出某些图以帮助理解，诸如当结构被示为具有直线、锐角和/或平行的平面等时，在真实世界条件下有可能显著较少对称和有序。不同附图中的相同附图标记表示相同元件，但相似的附图标记不一定表示相似的元件。
[0015]说明书和附图中的术语“第一”、“第二”、“第三”、“第四”等等(如果有的话)被用于区分相似元件而不一定用于描述特定顺序或时间顺序。应理解，如此使用的术语在适当情况下是可互换的，例如使得本文中所描述的本发明的实施例例如能以不同于本文所示出或以其他方式描述的顺序操作。同样，如果本文中描述为包括一系列的步骤的方法，则本文中所呈现的这些步骤的顺序不一定为可执行这些步骤的唯一顺序，并且可能可省略某些所述步骤和/或可能可将本文中未描述的某些其他步骤添加到该方法中。此外，术语“包括”、“包含”、“具有”和它们的任何变型旨在覆盖非排他性的包括，使得包括一列要素的过程、方法、制品或装置不一定限于那些要素，但可包括未明确列出或此类过程、方法、制品或装置固有的其它要素。
[0016]说明书和权利要求书中的术语“左”、“右”、“前”，“后”，“顶部”、“底部”，“上方”，“下
方”等(如果有的话)被用于描述目的而不一定用于描述永久的相对位置，除非另外特别或通过上下文说明。应理解，如此使用的术语在适当情况下是可互换的，使得本文中所描述的本发明的实施例例如能以不同于本文所示出或以其他方式描述的其他取向来操作。本文中所使用的术语“耦合”被定义为以电或非电方式直接或间接连接。本文描述为彼此“毗邻”的对象可在物理上彼此接触、或彼此靠近或彼此在相同的一般区域或区域，视短语所使用的上下文的情况而定。本文中所出现的短语“在一个实施例中”不一定指的是相同实施例。
[0017]附图的详细描述
[0018]在本发明的一个实施例中，微电子器件包括第一表面、第二表面，以及从第一表面延伸到第二表面的通路。通道包含通过电绝缘材料彼此隔开的多个导电通道。如以下进一步所讨论的，这种通路将常常在本文中被称为多通道(MC)硅通孔，或MC-TSV。
[0019]在许多(如果不是大多数)情况下微电子器件将基于硅，即，硅将组成器件的大部分。在上述提及的通道可适当地被称为硅通孔或TSV的那些情况下，这些术语(“通路”、“硅通孔”和“TSV”)将在本文中互换地使用。在此方面，应当注意，由于在半导体工业中硅的普遍使用，“TSV”和“硅通孔”已成为用于上述类型的任何通路的惯用术语，并且这里在涉及这种通路时将遵循该惯例，不管它们是否由硅形成。
[0020]在微电子应用中管芯到管芯直接互连主要受到单位面积的通道数量的限制。本发明的实施例能够在单个TSV中实现多通道。传统TSV互连提供1:1的通道与TSV之比，然而本发明的实施例可提供2:1、3:1、4:1或以上的通道与TSV之比。(更高比例可至少某些程度取决于对激光技术的改进。)本发明的实施例使紧凑集成封装系统能够具有用于下一代数字应用(例如，移动因特网设备(MID)、个人数字助理(PDA)、智能手机、平板、数码相机，等等)的高功能关键特性。激光打孔，例如，提供低成本以及更短的单位通道连接的吞吐时间(TPT)。
[0021]如上所述，本发明的实施例涉及其中具有多个导电通道的TSV。在各个实施例中，这种MC-TSV显著增加管芯间(例如，在层叠封装中的上部管芯和下部管芯之间)的互连密度。相应地，各个实施例提供堆叠硅器件和其他多芯片封装中的提高的I/O能力和增加的电路径选择。还可利用本发明的实施例既实现更高信地比又实现更短电流返回路径，更高信地比和更短电流返回路径导致更好的信号完整性性能。
[0022]此外，本发明的实施例能够使多个器件集成，因此允许总体微处理器封装和母板形状因数的进一步小型化。例如，根据本发明的实施例，CPU、网络通信(netcom)/应用/图形处理器、芯片组、存储器等等可结合到单个紧凑封装中。此外，可通过由本发明的实施例所呈现的增加的互连通道密度使直接通信和更短的互连路径成为可能，来提高功能器件之间的通信速度和效率(例如，CPU到芯片组、CPU到存储器，等等)。
[0023]除实现更大的互连密度之外，由于来自于可用于产生MC - TSV的某些制造方法的效率，本发明的实施例的MC - TSV可导致成本节约。例如，与现有方法相比，由于在每个通路中形成两个或多个导电通道，可将给定数量的导电通道所需的(用于产生通路的)激光打孔步骤的数量至少减少到原来的二分之一。
[0024]现参照附图，图1为根据本发明的实施例的微电子器件100的截面图。作为示例，微电子器件100可以为半导体芯片(或“管芯”)或某些其他类型的集成电路(IC)设备。在一个实施例中，微电子器件100包括处理系统(单核或者多核)。例如,微电子器件100可包括微处理器、图形处理器、信号处理器、网络处理器、芯片组，等等。在一个实施例中，微电子器件100包括具有多个功能单元(例如，一个或多个处理单元、一个或多个图形单元、一个或多个通信单元、一个或多个信号处理单元、一个或多个安全单元，等等)的片上系统(SoC)。然而，应当理解，所公开的实施例不限于任何特定类型或种类的IC设备。
[0025]如图1所示,微电子器件100包括表面110、表面120以及从表面110延伸至表面120的通路130。通路130包含多个导电通道，所述多个导电通道在通路130中可能是对称或非对称的，并通过电绝缘材料彼此隔开。这些在图1中通过导电通道131和132以及电绝缘材料133表示。作为示例，电绝缘材料可包括环氧树脂或介电材料，而且导电通道内的导电材料可包括导电金属(例如，铜)或微纤维、纳米纤维、或复合基质材料(例如，有机的、聚合的、陶瓷的、玻璃的、金属的或碳质的材料和/或它们的任何组合)。
[0026]在所示的实施例中，表面110具有附接至表面110的导电结构140，而且表面120具有形成于表面120上的导电迹线151。作为示例，导电结构140可以为C4 (可控坍塌芯片连接)隆起焊盘等等，而且导电迹线151可以为管芯背面金属化层(DBM)的一部分等等。DBM层还包括DBM焊垫152和钝化层153。有源金属层111位于表面110附近。(在一些实施例中，表面110本身可被称为微电子器件100的“有源表面”。)
[0027]导电结构(或“互连”)140可以是由许多类似或相同结构组成的阵列或网格的一部分。互连140可包括能够提供微电子器件100和其他微电子部件(例如，微电子封装的其他部件)之间的电通信的任何类型的结构和任何类型的材料或材料的组合。在图1的实施例中，互连140的每一个包括在微电子器件上的导电端子(例如，焊垫、隆起焊盘、柱形凸起焊盘、柱、柱子、或其他合适的结构或结构的组合)，并且被结合至该导电端子的部件具有对应的导电端子。焊料(例如，以焊球或隆起焊盘的形式)可设置在微电子器件的端子和/或其他部件上，并且然后可利用焊料回流工艺将这些端子接合。当然，应当理解，许多其他类型的互连和材料是可能的(例如，在将被电连接的部件之间延伸的引线接合)。
[0028]微电子器件100上的端子(以及将被接合至微电子器件100的部件上的那些端子)可包括无论设置在多层中还是被结合以形成一种或多种合金和/或一种或多种金属间化合物的任何合适的材料或材料的组合。例如，端子可包括铜、铝、金、银、镍、钛、以及这些和/或其他金属的任何组合。可使用任何合适的焊接材料接合配合端子。例如，焊接材料可包括锡、铜、银、金、铅、镍、铟中的一种或多种以及这些和/或其他金属的任何组合。焊料还可包括一种或多种添加剂和/或填充材料，以改变焊料的特性(例如，改变回流温度)。
[0029]在一些实施例中，通路130为圆柱形的，意指它具有大致圆形横截面的大致类似于圆柱体的形状。在图2中示出示例，图2为根据本发明的实施例的微电子器件100的部分200的平面图(从表面120处向下看)。部分200在通路130的一个上居中，并且通过图1中的括号表示。为了清楚起见，从图2中省略导电迹线151和钝化层153。仍参照图2，电绝缘材料133包括居中地位于圆柱形通路中的中央部分233，并且进一步包括从中央部分233向外发散的多个臂234。替代地，电绝缘材料可以例如产生彼此电隔离的多个导电通道的某些其他结构设置，诸如网格图案。
[0030]在图2中，四个导电通道在通路130中是可见的。这些通道包括在图1中也可见的导电通道131和132，并且还包括导电通道231和232。具有这四个导电通道(131、132、231、232)的该多通道TSV (通路130)提供等效于四个单通道TSV的穿过管芯的电通信能力，但是在空间上更紧凑并且更低成本。具有四个以上(或具有两个或三个)导电通道的MC-TSV也是可能的，并且与单通道TSV相比，所有此类MC-TSV提供本文所述的这些和其他优点。
[0031]图3为根据本发明的实施例的堆叠管芯封装301的截面图。如图3所示，堆叠管芯封装301包括衬底305，两个微电子器件电连接至该衬底305。这两个微电子器件中的一个为之前所介绍并且在图1中示出的微电子器件100。另一微电子器件为首先在图3中示出的微电子器件300。通路130为能够实现微电子器件300和微电子器件100和/或堆叠管芯封装301的其他部件之间的高速度/高性能的电通信的MC-TSV。(应当注意，根据本发明的实施例的管芯封装不限于两个堆叠管芯；任何合适数量的管芯或其他微电子器件可按需包括在层叠封装中。)微电子器件300包括表面310、相对表面320、以及接近表面310的有源金属层311。
[0032]衬底305 —有时被称为“封装衬底”一可包括能够提供微电子器件100 (或另一器件或封装301的部件)和封装301所耦合的下级部件(例如，电路板)之间的电通信的任何合适类型的衬底。在另一实施例中，衬底305可包括能够提供微电子器件100和与封装301耦合的上部IC封装之间的电通信的任何合适类型的衬底，而在又一实施例中，衬底305可包括能够提供上部IC封装和封装301所耦合的下级部件之间的电通信的任何合适类型的衬底。衬底305还可提供用于微电子器件100的结构支撑。
[0033]作为示例，在一个实施例中，衬底305包括多层衬底一包括围绕核心层(介电或金属核心)建立的介电材料和金属的交替层。在另一实施例中，衬底305包括无芯多层衬底。其他类型的衬底和衬底材料也可用于所公开的实施例。此外，根据一个实施例，衬底305可包括在微电子器件100自身上建立的介电材料和金属的交替层。(该工艺有时被称为内建非凹凸层(BBUL)工艺。)在利用这种方法时，可能不需要导电结构140 (因为建立层可直接设置在微电子器件100上)。
[0034]在所示的实施例中，堆叠管芯封装301进一步包括附接至微电子器件300的表面310的导电结构340。作为示例，导电结构340可以为管芯到管芯焊接互连等。堆叠管芯封装301的所示实施例还进一步包括毗邻导电结构340的底部填充材料350 (并且还毗邻导电结构140)、导电结构360 (这些导电结构360可能为BGA焊球(如所示)、LGA焊垫、PGA引脚或任何其他合适类型的导电结构)、以及附加器件370 (例如，诸如所示的陆侧电容器(LSO)0底部填充材料350可包括任何合适的材料，诸如液体或预施加的环氧化合物。
[0035]导电结构340将微电子器件100和微电子器件300彼此连接，而底部填充材料350保护导电结构340不受诸如由于各个封装部件之间的CTE不匹配引起的内应力。替代的(未示出)实施例利用表面活化接合(SAB)。在该实施例中，导电结构340可被消除，用于保护导电结构340的底部填充材料也可被消除。(底部填充材料将可能保持在围绕导电结构140的合适的位置。)应当注意，由于导电迹线151 (或更一般地，DBM层)和微电子器件300之间的内应力与衬底305和微电子器件100之间的内应力不一样大，因此，即使当存在底部填充材料时，底部填充材料可能没有必要保护导电结构340。换句话说，虽然导电结构140可能必要或至少需要由底部填充材料提供的保护和CTE应力消除，但是导电结构340可能不需要由底部填充材料提供的保护和CTE应力消除，而且在消除导电结构340以支持SAB的情况下，几乎肯定将不需要由底部填充材料提供的保护和CTE应力消除(在微电子器件300和100之间)。
[0036]图4示出根据本发明的实施例的计算系统400的示意图。系统400包括设置在板410上的多个部件(所述多个部件可能是任何合适类型的主板、母板或其他电路板或衬底)。板410包括侧412和相对侧414，而且各种部件可设置在侧412和414中的任一个或两个上。在所示的实施例中，计算系统包括设置在侧412上的堆叠管芯封装301，而且堆叠管芯封装301可包括本文所述的实施例中的任一个。如所示的，附接至堆叠管芯封装301的封装衬底的BGA焊球或其他导电结构360将堆叠管芯封装301和板410彼此电且机械地附接。
[0037]例如，系统400可包括任何类型的计算系统，诸如手持或移动计算设备(例如，蜂窝电话、智能电话、移动因特网设备、音乐播放器、平板计算机、膝上计算机、上网本计算机、上网计算机，等等。)然而，所公开的实施例不限于手持或其他移动计算设备并且这些实施例可应用于诸如台式计算机和服务器之类的其他类型的计算系统。
[0038]如上所述，板410可包括任何合适类型的电路板或能够提供设置在板上的多个部件中的一个或多个之间的电通信的其他衬底。在一个实施例中，例如，板410包括印刷电路板(PCB)，该印刷电路板(PCB)包括通过介电材料的层彼此隔开并且通过导电通孔互连的多个金属层。金属层中的任何一个或多个可以所需的电路图案形成，以路由一也许协同其他金属层一与板410耦合的部件之间的电信号。然而，应当理解，所公开的实施例不限于上述PCB，并且，该板410可包括任何其他合适的衬底。
[0039]除堆叠管芯封装之外，一个或多个附加的部件可设置在板410的任一或两侧412和414上。作为示例，并且如附图所示，部件425和426可设置在板410的侧412上，而且部件435和436可设置在板的相对侧414上。例如，这些部件可以是其他IC设备(例如，处理设备、存储器设备、信号处理设备、无线通信设备、图形控制器和/或驱动器、音频处理器和/或控制器，等等)、功率传输部件(例如，稳压器和/或其他功率管理设备、诸如电池之类的电源、和/或诸如电容器之类的无源器件)、以及一个或多个用户接口设备(例如，音频输入设备、音频输出设备、键盘或诸如触摸屏显示器之类的其他数据输入设备、和/或图形显示器，等等)、以及这些和/或其他设备的任何组合。在一个实施例中，计算系统400包括辐射屏蔽体。在另一实施例中，计算系统400包括冷却解决方案。在又一实施例中，计算系统400包括天线。在再一实施例中，系统400可设置在壳体或箱体中。当板410设置在壳体中时，计算系统400的一些部件一例如，用户接口设备(诸如，显示器或键盘)、和/或电源(诸如，电池)一可与板410 (和/或设置在板上的部件)电耦合，但与壳体机械耦合。
[0040]图5为示出了制造根据本发明的实施例的微电子器件中的多通道电通信路径的方法500的流程图。作为示例，方法500可导致类似于首先在图1中示出的微电子器件100的微电子器件的形成。图6为示出了实现根据本发明的实施例的堆叠管芯封装的部件之间的电通信的方法600的流程图。作为示例，该堆叠管芯封装可类似于首先在图3中示出的堆叠管芯封装301 (及其实现通信的多通道TSV)。在图7-9和图11中进一步示出了方法500和方法600的各个步骤的示例性结果，如下所述，图7-9和图11中的每一个包括根据本发明的实施例的微电子器件100在其制造过程中的各个步骤的截面(a)和平面(b)图。作为不例，用于方法500和方法600两者的起始点可以是娃晶片。
[0041]首先参照图5，方法500的步骤510用于形成从微电子器件的第一表面延伸至微电子器件的第二表面的通路。作为示例，通路可类似于首先在图1中示出并且在微电子器件100的表面110 (例如，类似于“第一表面”)和表面120 (例如，类似于“第二表面”)之间延伸的通路130。作为另一示例，如图7所示，通路可类似于已在(具有表面710和相对表面720的)硅(或其他)衬底700中形成(例如，通过激光打孔或机械钻孔工艺)的通路730。
[0042]方法500的步骤520用于在通路中形成第一材料。作为示例，第一材料可类似于电绝缘材料133和用于导电通道131、132、231和/或232的导电材料中的一个或另一个。(换句话说，可首先形成电绝缘或导电材料。)注意，在步骤520的上述描述中(以及在根据本发明的实施例的方法500或其他方法的任何其他步骤的描述中)使用的词“形成”旨在按照非常一般的意义来使用，包括使得第一材料最终在通孔中结束的任何手段。例如，在上下文中的“形成”的意义旨在包含“电镀”(如以电镀或其他电镀工艺)、“生长”、“产生”、“放置”、“放”等等。
[0043]作为示例，当第一材料为导电材料时,步骤520可包含在通路中形成(例如，铜的)薄种子层的化学镀过程，该化学镀过程在采用铜或另一导材料填充通路的电镀过程之后。这在图8中示出，其中显示导电材料831在通路730中。在图8中，材料831完全填充通路730 ;在未示出的实施例中，材料831占据围绕通路的圆形壁的环，而中央处的圆柱形柱是空的。其它结构也是可能的。
[0044]方法500的步骤530用于移除第一材料的多个部分以在通路中形成空隙(也被称为“不导电谷”或“NCV”)。在一些实施例中，可形成(任何合适形状的)单个空隙或NCV。作为示例，这可利用机械钻孔操作来完成。作为另一示例，可利用玻璃(或其他)掩模协同激光蚀刻965形成该空隙。这在图9中示出，图9示出提供成形蚀刻激光束的图案以使得激光束按所需图案蚀刻出空隙。可使用任何合适的图案；图9中所示的图案导致产生类似于图2中所示的多个隔离的导电通道的空隙995。图9示出掩模975为透明的，使得表面720、通路730、以及导电材料831为可见的；如果掩模为不透明或仅半透明的(而不是透明)，这些项目将在掩模下完全被遮蔽或至少部分地不透明。图10为掩模975的部分的平面图；给出该图是因为从图9难以单独确定掩模975的外观。其它掩模图案也是可能的。在一些实施例中，空隙的数量、位置和深度至少某种程度上由激光蚀刻和掩模精度/控制能力决定。
[0045]方法500的步骤540用于在空隙中形成第二材料，从而隔离通路中的多个导电通道。步骤540 (或另一步骤)还可包括设计成实现所需表面平坦度和管芯厚度的晶片研磨过程。作为示例，晶片研磨过程可包括CMP (化学机械抛光)操作等。
[0046]如果第一材料为导电材料，则第二材料为电绝缘材料。另一方面，如果第一材料为电绝缘材料，则第二材料为导电材料；如上所述，任一材料可在其他材料之前形成。更具体地，如果步骤520在通路中形成导电材料，则步骤540在该导电材料中形成(在步骤530中)的空隙中形成电绝缘材料。如果替代地步骤520在通路中形成电绝缘材料，则步骤540在该电绝缘材料中形成(在步骤530中)的空隙中形成导电材料。无论先形成哪种材料,一旦步骤540完成，如所述的那样，多个导电通道在通路中被隔离。
[0047]上面已经给出用于形成导电材料的技术的示例。至于电绝缘材料，可能的形成技术包括TSV封堵工艺(plugging process)，在该TSV封堵工艺中利用诸如分配工艺、压力或真空抽吸工艺或其他工艺的技术采用非导电流体或采用复合材料填充通路。
[0048]图11描绘了在已执行步骤540之后的衬底700。如所示的，通路730包含导电材料831以及已在空隙995 (在图9中可见的)中形成的电绝缘材料1133。在图11中还描绘了包括用于管芯到管芯互连的DBM焊垫1152的DBM层1150、导电迹线(DBM布线)1151、以及钝化层1153。(钝化层从图1lb中省略。)利用本领域公知的DBM工艺形成DBM层1150。
[0049]在一个实施例中，形成导电材料(步骤520或步骤540)包括与电镀工艺结合地执行化学镀工艺。在相同或另一实施例中，移除第一材料(步骤530)的多个部分包括利用激光蚀刻工艺。在相同或另一实施例中，在步骤530中形成的空隙在通道中是对称的。
[0050]返回至图6，方法600的步骤610用于提供具有第一表面和第二表面的第一微电子器件。作为示例，第一微电子器件可类似于图1中首先示出的微电子器件100。
[0051]方法600的步骤620用于形成从第一微电子器件的第一表面延伸至第二表面的通路。作为示例，通路可类似于通路130 (在图1中首先示出)或通路730 (在图7中首先示出)，并且可利用上述技术中的一个或多个来形成。
[0052]方法600的步骤630用于形成通路中的第一材料。作为示例，如上关于方法500所描述的，第一材料可类似于电绝缘材料133和用于导电通道131、132、231和/或232的导电材料中的一个或另一个。作为示例，可利用上述方法和技术完成第一材料的形成。
[0053]方法600的步骤640用于移除第一材料的多个部分，以在通道中形成空隙。作为示例，这可利用以上关于方法500的步骤530所描述的一种或多种技术来完成。步骤640(或另一步骤)还可包括设计成实现所需表面平坦度和管芯厚度的晶片研磨过程。作为示例，该晶片研磨过程可包括CMP操作等等。
[0054]方法600的步骤650用于在空隙中形成第二材料(其中，如上所解释的，第一材料和第二材料中的一个为导电材料而第一材料和第二材料中的另一个为电绝缘材料)，从而隔离通路中的多个导电通道。作为示例，可利用上述方法和技术完成第二材料的形成。
[0055]方法600的步骤660用于在第一微电子器件的第二表面上形成金属化层。作为不例，金属化层可类似于图11中示出的DBM层1150。
[0056]方法600的步骤670用于将第二微电子器件附接至第一微电子器件的金属化层，以形成由第一微电子器件和第二微电子器件组成的堆叠部件。作为示例，第二微电子器件可类似于图3中首先示出的微电子器件300。堆叠部件可类似于例如图3中所示的微电子器件100和300的组合。作为示例，步骤670可包括在第二微电子器件的表面处提供导电结构(例如，类似于图3的导电结构340)和将该导电结构附接至金属化层。如果需要，还可提供底部填充材料。作为另一示例，可使用表面活化接合技术。这些结构和材料可如何提供并放置到合适的位置、以及这些工艺和技术可如何执行的细节是本领域公知的，因此在本文中不进一步详细描述。
[0057]方法600的步骤680用于将堆叠部件附接至封装衬底以形成层叠封装。作为示例，封装衬底可类似于衬底305 (图3中首先示出)。在一个实施例中，执行步骤680所得到的结构(即，层叠封装)可类似于堆叠管芯封装301 (也在图3中首先示出)。如上所提及的，并且根据以上描述，层叠封装包含显著增强封装的部件之间的电通信的多通道TSV。层叠封装可附接至系统板(诸如图4中的板410)。用于将部件附接至封装衬底和用于将封装附接至系统板的方法是本领域公知的，因此在本文中不再详细描述。
[0058]虽然已参照具体实施例描述本发明，但本领域技术人员将理解可作出多种变化，而不背离本发明的精神或范围。因此，本发明的实施例的公开旨在说明本发明的范围并且不旨在限制。意图是本发明的范围仅通过所附权利要求所要求的范围来限制。例如，对本领域技术人员显而易见的是，本文所讨论的微电子器件和相关的结构和方法可在各种实施例中实现，并且对这些实施例中的某些的上述讨论不一定表示所有可能实施例的全部描述。
[0059]此外，已针对具体实施例描述益处、其他优点和问题的解决方法。然而，益处、优点、问题的解决方法、以及可导致任何益处、优点、或解决方法发生或变得更明显的任何要素或多个要素不应被解释为任何或所有权利要求的关键、所需、或基本的特征或要素。
[0060]此外，，如果本文中所公开的实施例和/限制:(I)没有在权利要求中明确要求保护以及(2)是按等效原则在权利要求中的明确要素和/或限制的潜在等效物，则这些实施例和限制不旨在按捐献原则献给公众。
【权利要求】
1.一种微电子器件，包括: 第一表面； 第二表面；以及 通路，所述通路从所述第一表面延伸至所述第二表面，所述通路包含通过电绝缘材料彼此隔开的多个导电通道。
2.如权利要求1所述的微电子器件，其特征在于: 所述第一表面具有附接至所述第一表面的导电结构。
3.如权利要求1所述的微电子器件，其特征在于: 所述第二表面具有形成于所述第二表面上的导电迹线。
4.如权利要求1所述的微电子器件，其特征在于: 所述微电子器件包括硅；以及 所述通路为硅通孔。
5.如权利要求1所述的微电子器件，其特征在于: 所述通路为圆柱形的；以及 所述电绝缘材料包括居中地位于圆柱形通路中的中央部分并且进一步包括从所述中央部分向外发散的多个臂。
6.一种堆叠管芯封装，包括: 衬底； 第一微电子器件，所述第一微电子器件电连接至所述衬底并且包括: 第一表面，所述第一表面具有附接至所述第一表面的导电结构； 相对的第二表面，所述相对的第二表面具有形成于所述相对的第二表面上的金属化层；以及 通路，所述通路从所述第一表面延伸至所述第二表面，所述通路包含通过电绝缘材料彼此隔开的多个导电通道；以及 第二微电子器件，所述第二微电子器件电连接至所述第一微电子器件的金属化层。
7.如权利要求6所述的堆叠管芯封装，进一步包括: 第二导电结构，所述第二导电结构附接至所述第二微电子器件的表面；以及 底部填充材料，所述底部填充材料毗邻所述导电结构。
8.如权利要求6所述的堆叠管芯封装，其特征在于: 所述通路为圆柱形的；以及 所述电绝缘材料包括居中地位于圆柱形通路中的中央部分并且进一步包括从所述中央部分向外发散的多个臂。
9.一种计算系统，包括: 板； 用户接口设备，所述用户接口设备设置在所述板上；以及 堆叠管芯封装，所述堆叠管芯封装设置在所述板上，所述堆叠管芯封装包括: 衬底； 第一微电子器件，所述第一微电子器件电连接至所述衬底并且包括: 第一表面，所述第一表面具有附接至所述第一表面的导电结构；相对的第二表面，所述相对的第二表面具有形成于所述相对的第二表面上的金属化层；以及 通路，所述通路从所述第一表面延伸至所述第二表面，所述通路包含通过电绝缘材料彼此隔开的多个导电通道；以及 第二微电子器件，所述第二微电子器件电连接至所述第一微电子器件的金属化层。
10.如权利要求9所述的计算系统，其特征在于，还包括: 第二导电结构，所述第二导电结构附接至所述第二微电子器件的表面；以及 底部填充材料，所述底部填充材料毗邻所述第二导电结构。
11.如权利要求10所述的计算系统，其特征在于，还包括: 附接至所述衬底的第三导电结构，其中所述第三导电结构将所述堆叠管芯封装和板彼此电和机械地附接。
12.如权利要求9所述的计算系统，其特征在于: 所述通路为圆柱形的；以及 所述电绝缘材料包括居中地位于圆柱形通路中的中央部分并且进一步包括从所述中央部分向外发散的多个臂。
13.—种制造微电子器 件中的多通道电通信路径的方法，所述方法包括: 形成从所述微电子器件的第一表面延伸至所述微电子器件的第二表面的通路； 在所述通路中形成第一材料； 移除所述第一材料的多个部分以在所述通路中形成空隙；以及在空隙中形成第二材料，其中所述第一材料和第二材料中的一个为导电材料而所述第一材料和第二材料中的另一个为电绝缘材料，从而隔离所述通路中的多个导电通道。
14.如权利要求13所述的方法，其特征在于: 形成所述导电材料包括与电镀工艺结合地执行化学镀工艺。
15.如权利要求13所述的方法，其特征在于: 移除所述第一材料的多个部分包括利用激光蚀刻工艺。
16.如权利要求13所述的方法，其特征在于: 移除所述第一材料的多个部分包括在所述通路中形成对称的空隙。
17.一种实现堆叠管芯封装的部件之间的电通信的方法，该方法包括: 提供具有第一表面和第二表面的第一微电子器件； 形成从所述第一微电子器件的第一表面延伸至第二表面的通路； 在所述通路中形成第一材料； 移除所述第一材料的多个部分以在所述通路中形成空隙； 在空隙中形成第二材料，其中所述第一材料和第二材料中的一个为导电材料而所述第一材料和第二材料中的另一个为电绝缘材料，从而隔离所述通路中的多个导电通道； 在所述第一微电子器件的第二表面上形成金属化层； 将所述第二微电子器件附接至所述第一微电子器件的金属化层，以形成由所述第一微电子器件和第二微电子器件组成的堆叠部件；以及将所述堆叠部件附接至封装衬底以形成层叠封装。
18.如权利要求17所述的方法，其特征在于，进一步包括:将所述层叠封装附接至系统板。
19.如权利要求17所述的方法，其特征在于: 将所述第二微电子器件附接至所述第一微电子器件的金属化层包括: 在所述第二微电子器件的表面处提供导电结构并且将所述导电结构附接至所述金属化层；以及 提供毗邻所述导电结构的底部填充材料。
20.如权利要求17所述的方法 ，其特征在于: 将所述第二微电子器件附接至所述第一微电子器件的金属化层包括利用表面活化接合技术。
【文档编号】H01L23/538GK103688353SQ201280029488
【公开日】2014年3月26日 申请日期:2012年6月15日 优先权日:2011年6月17日
【发明者】B·E·谢, S·佩雷尔曼, K·C·黄 申请人:英特尔公司