专利名称：用于在尺寸窄的栅极叠层内形成热稳定的硅化物的结构及方法
技术领域：
本发明一般地涉及集成电路的制造，并且特别地涉及前段工艺(Front-End ofthe Line)(FEOL)处理，以及更特别地涉及用于在具有窄的栅极长度的场效应晶体管(FET)中制造硅化物的方法及结构。
背景技术：
在CMOS (互补金属-氧化物半导体)器件(例如，FET (场效应晶体管))的制造中，将硅化物用作触头材料是熟知的。硅化物给FET源极区/漏极区以及栅极导体提供了具有相对低的薄层电阻的材料，其中相对低的薄层电阻还会导致相对低的接触电阻。低的薄层电阻使得在硅化物内获得了良好的电流流动，而低的接触电阻允许了与用来连接布线层的触头(例如，钨插塞)的良好的电连接。典型的硅化物材料是NiSi。同样已知的是，合金元素(例如，Pt)可以被用来提高硅化物在后续的处理期间的热稳定性。但是，合金材料(例如，Pt)会增加硅化物的薄层电阻，并因此同样增加接触电阻。例如，考虑形成CMOS器件的常规方法。图I示出了在处理的中间阶段的典型的CMOS FET0晶片100包括半导体衬底110，例如，Si、SiGe、绝缘体上硅(SOI)等。浅沟槽隔离(STI)区145被形成。栅极叠层125形成于衬底110之上，包括形成于栅极电介质115之上的栅极导体120，例如，多晶硅栅极导体。栅极叠层的侧壁由电介质间隔件140所覆盖。源极区/漏极区130形成于与栅极叠层125相邻的衬底内。参照图2，金属薄层150沉积于晶片100的表面之上。例如，该金属薄层可以是适用于与下层的衬底110和栅极导体120内的半导体材料形成硅化物的金属。在本例中，可以使用NihPtx (X是合金百分比)，其中包含Pt以提供热稳定性。然后，晶片在例如250°C 450°C的温度下退火。Ni^Ptx将与在栅极导体120和衬底源极区/漏极区130内的半导体(例如，Si)选择性地反应，以形成硅化物层155。NihPtx不会与电介质间隔件140或STI区145反应，从而硅化物层155是自对准的。该选择性的、自对准的娃化处理通常称为娃化工艺(salicide process)。所产生的结构示出于图3中。然后，通过例如选择性湿法蚀刻来去除未反应的Ni1Jtx金属，使Ni1Jtx硅化物155留在栅极导体120和源极区/漏极区130之上，如图4所示。但是，尤其是在具有窄的(即，小于大约65nm的)栅极尺寸的器件中，在NihPtx硅化物155的上部155’会倾向于发生Pt的偏析。这具有增加硅化物的薄层电阻的缺点。例如，10%的Pt将会使硅化物的薄层电阻增加大约50%。随着器件不断缩放为更小的尺寸，希望提供具有良好的热稳定性，同时还提供低的接触电阻和低的薄层电阻的硅化物。
发明内容
本发明提供了一种包括具有小于或等于65nm的宽度的窄的栅极叠层的集成电路，该栅极叠层包括硅化物区，该硅化物区含有在硅化物中远离硅 化物的顶表面的且朝着由在栅极导体的侧壁上的间隔件的下拉高度所界定的下部的区域内偏析的Pt。在一种优选的实施例中，间隔件在硅化物形成之前被下拉。硅化物首先通过在250°C 450°C的温度下的形成退火来形成。随后是，在450°C飞50°C的温度下的偏析退火。Pt沿着硅化物层的垂直长度的分布在偏析区内具有峰值Pt浓度，以及Pt偏析区在峰值Pt浓度的一半处的宽度比在硅化物层的顶表面与下拉间隔件高度之间的距离的50%小。本发明提供了用于制造半导体器件的方法，该方法包括以下步骤提供晶片，该晶片包含半导体衬底、形成于衬底之上的栅极叠层以及覆盖着栅极导体的侧壁而使栅极导体的顶表面保留为露出的电介质间隔件，该栅极叠层包括具有小于或等于65nm的宽度的半导体栅极导体；将电介质间隔件下拉至下拉间隔件高度；在晶片之上，至少在栅极导体的露出顶表面及其侧壁的上部之上形成金属薄层，该金属薄层包含镍和第二金属；执行形成退火使得金属薄层与栅极导体反应以形成单硅化物层；去除金属薄层的未反应部分；以及在去除了金属薄层的所述未反应部分之后，在比形成退火高的温度下执行偏析退火，使得第二金属的至少50%位于在所述单硅化物层的顶表面与所述下拉间隔件高度之间的所述单硅化物层的下半部分内的偏析区中。根据本发明的另一方面，第二金属选自包含Pt、Pd和Re的组。优选地，第二金属是Pt。根据本发明的又一方面，所述第二金属沿着所述单硅化物层的垂直长度的分布在所述偏析区内具有峰值浓度，以及所述偏析区在所述峰值浓度的一半处的宽度比在所述单硅化物层的所述顶表面与所述下列间隔件高度之间的距离的50%小。根据本发明的又一方面，形成退火在250°C 450°C的温度下执行。形成退火可以是两步退火。根据本发明的又一方面，偏析退火在450°C飞50°C的温度下执行。根据本发明的又一方面，本发明提供了一种集成电路器件，包括栅极叠层，包括具有65nm或更小的宽度的半导体栅极导体；在所述半导体栅极导体的侧壁上的电介质间隔件，具有在其中所述电介质间隔件的厚度为所述半导体栅极导体的宽度的至少1/10的高度处的下拉高度；以及所述半导体栅极导体材料与第一及第二金属的合金层，所述合金层布置于所述半导体栅极导体之上并且具有偏析区，该偏析区包含所述第二金属在所述合金层中的浓度的至少50%，并且位于所述合金层在所述合金层的顶表面与所述下拉高度之间的部分的下半部分内。根据以下关于本发明的详细描述，本发明的上述及其他特征和优点将是清楚的。
参照示例性附图，其中相似的元件在这几个附图中按相似的方式编号，不一定按比例绘制，在附图中图1-4示出了在现有技术的用于形成FET器件的工艺期间的结构的截面图。图5-10示出了在根据本发明的方法的一种实施例期间的结构的截面图。图IlA示出了在形成退火之后的栅极叠层的TEM图像。图IlB示出了用于示出Pt组分随沿着图IlA中的栅极叠层的位置变化的绘图(plot)。图12A示出了根据本发明的在偏析退火之后的栅极叠层的TEM图像。图12B示出了 Pt组分随沿着成像于图12A内的栅极叠层的位置变化的绘图。
具体实施例方式根据本发明的方法和结构将硅化物设置于栅极导体之上，该硅化物具有热稳定性及低的接触电阻。图5示出了在处理的中间阶段的CMOS FET0晶片200包括半导体衬底210，例如，Si、SiGe、绝缘体上硅(SOI)等。浅沟槽隔离(STI)区245形成于衬底210内。栅极叠层225形成于衬底110之上，包括形成于栅极电介质215之上的半导体栅极导体220，例如，多晶硅栅极导体。栅极叠层225的侧壁由电介质间隔件240所覆盖。间隔件240应当具有为栅极导体220的宽度的至少大约1/10的厚度。例如，对于65nm的栅极宽度，间隔件240应当具有至少6. 5nm厚的厚度。源极区/漏极区230形成于衬底内，相邻于栅极叠层225。根据本发明，侧壁间隔件240被下拉(pull down)至近似的下拉高度345，以便使栅极导体220的上侧壁部分222露出，如图6所示。下拉间隔件240的下拉量d优选地使得间隔件的厚度为栅极导体220的宽度的至少大约1/10。露出的上侧壁部分222具有从间隔件240的顶部水平345 (例如，到间隔件的最小厚度为栅极导体220的宽度的大约1/10的水平)到栅极导体220的顶部的近似的高度d。下拉距离d使得后续沉积的金属层在退火以形成单娃化物(monosilicide)时将消耗掉栅极导体的半导体(例如,Si)在间隔件240之上的全部体积。优选地，下拉距离d应当至少与后续沉积的金属层的厚度一样大。优选地，下拉量d不应大于栅极导体的高度。所沉积的金属的厚度与单硅化物的厚度之比线性地缩放。间隔件240的下拉可以通过诸如反应离子蚀刻(RIE)和/或湿法化学蚀刻之类的方法来执行。然后，参照图7,金属薄层250是沉积于晶片200的表面之上的覆盖层。金属层250优选地包含镍和第二金属的混合物。在一种优选的实施例中，金属层250具有组分NihPtxt5金属层250还可以包含其他适合的硅化物材料，其中第二金属可以是例如PcURe等金属。优选地，第二金属优选为Pt，其中Pt的百分比在大约5 15%的范围内。金属层250可以通过诸如溅射沉积(也称为物理气相沉积(PVD))之类的方法来沉积。金属层250具有在5 20nm的范围内，并且优选地在8 12nm的范围内的厚度。然后，执行形成退火以形成单硅化物，其中硅化物是半导体材料与金属的合金。形成退火可以使用单步骤快速热退火(RTA)来执行。优选地，执行两步骤形成退火。在第一形成退火步骤中，晶片在250°C ^350°C的范围内，并且优选地为280°C ^320°C的范围内的温度下退火。第一形成退火步骤导致局部硅化的区域(没有示出)(即，金属层250与下层的栅极导体220及源极区/漏极区230的半导体的局部反应)，但并不足以完全形成NihPtxSi单硅化物。局部硅化的区域不形成于电介质侧壁240之上或者STI区245之上。然后，执行第二形成退火步骤以完成单硅化物层260 (即，NihPtxSi)的形成。第二形成退火步骤可以在360°C 450°C的范围内，并且优选地400°C 420°C的范围内的温度下执行。所产生的结构示出于图8中。例如，金属层250的未反应部分可以通过诸如湿法化学蚀刻之类的方法(优选地通过过氧化硫)来选择性地去除。可选地，金属层250的未反应部分可以在第一(局部的)形成退火步骤之后选择性地去除。在去除了金属层250的未反应部分之后所产生的结构示出于图9中。在图9中，在形成退火之后，Pt可以朝着硅化物260的顶部偏析，也就是，大约50%或更多的Pt将集中于硅化物区在硅化物260的顶部(由虚线344指示)与间隔件下拉高度345之间的上50%内。
然后，根据本发明，执行偏析退火步骤，该偏析退火步骤具有比形成退火步骤高的热预算。偏析退火步骤在如下的条件下执行在用于形成偏析的硅化物266从而使Pt从NihPtxSi硅化物中偏析出的温度下及时段内，但是以硅化物不会聚结的足够低的温度预算。偏析退火步骤优选地在450°C飞50°C的范围内的温度下执行。申请人出乎预料地发现，对于具有小于大约65nm的宽度的栅极导体，在偏析退火步骤之后，在硅化物266内的至少50%的Pt位于朝着下拉间隔件高度345的偏析区内。Pt偏析于偏析硅化物266在硅化物266的顶部344与下拉间隔件高度345之间的部分的下半部分280内，如图10所示。在Pt偏析区280内的Pt原子的垂直分布在峰值Pt浓度的一半处的宽度(半高全宽或FWHM)小于在硅化物260的顶部344与下拉间隔件高度345之间的距离的50%。注意，硅化物266的底部在偏析退火之后可以进一步扩展到栅极叠层220之内。例如，图IlA示出了在形成退火之后(但在偏析退火之前)的栅极叠层300的透射电子显微镜(TEM)图像。源极/栅极区330被显示为在衬底内相邻于栅极叠层300的白色区域。栅极叠层300包括栅极导体320和侧壁间隔件340。硅化物360由在栅极导体320之上的亮区所指示。硅化物360的顶部由虚线344指示，以及间隔件340从栅极叠层的顶部的下拉由虚线345近似地指示。沿着线A-B穿过栅极叠层300的Pt浓度的绘图示出于图IlB中。注意，在形成退火之后，Pt的最高浓度351朝着硅化物360的顶部344偏析。这示出于图12A中，其中图12A示出了根据本发明的在偏析退火步骤之后的窄的栅极叠层300的图像，具有硅化物区366。沿着栅极叠层300的垂直长度A-B的化学分析(图12B)指出，Pt已经朝着硅化物区366的底部偏析于区域380内。但是，参照图12A中在偏析退火之后的窄的栅极叠层300 (即，具有等于或小于大约65nm的宽度)的TEM图像，所产生的偏析的Pt380会远离硅化物366的顶部344且朝着硅化物366的底部并且在间隔件340的下拉的水平345附近来偏析。所产生的偏析硅化物366具有良好的热稳定性，同时还具有低的接触电阻及薄层电阻。虽然本发明已经结合具体的优选实施例特别地进行了描述，但是很明显，根据本文的描述，本领域技术人员会清楚许多替代方案、修改和变化。因此，可预期所附的权利要求将包含属于本发明的真正范围和精神之内的任意此类替代方案、修改和变化。
权利要求
1.一种用于制造半导体器件的方法，所述方法包括以下步骤 提供晶片，所述晶片包含半导体衬底；形成于所述衬底之上的栅极叠层，所述栅极叠层包括具有小于或等于65nm的宽度的半导体栅极导体；以及覆盖着所述栅极导体的侧壁而使所述栅极导体的顶表面保留为露出的电介质间隔件； 将所述电介质间隔件下拉至下拉间隔件高度，以使所述半导体栅极导体的所述侧壁的上部露出； 在所述晶片之上，至少在所述半导体栅极导体的露出顶表面及其侧壁的上部之上形成金属薄层，所述金属薄层包含Ni和Pt ； 执行形成退火使得所述金属薄层与所述栅极导体反应以形成单硅化物层； 去除所述金属薄层的未反应部分；以及 在去除了所述金属薄层的所述未反应部分之后，在比所述形成退火高的温度下执行偏析退火，使得至少50%的Pt位于在所述单硅化物层的顶表面与所述下拉间隔件高度之间的所述单硅化物层的下半部分内的偏析区中。
2.根据权利要求I所述的方法，其中所述金属薄层包含至少5%的Pt。
3.根据权利要求I所述的方法，其中所述形成退火在250°C 450°C的温度下执行。. 3.根据权利要求I所述的方法，其中所述形成退火还包括两步骤形成退火。
4.根据权利要求3所述的方法，其中所述两步骤形成退火的第一步骤在250°C^350°C的范围内的温度下执行。
5.根据权利要求3所述的方法，其中所述两步骤形成退火的第二步骤在360°C^450°C的范围内的温度下执行。
6.根据权利要求I所述的方法，其中所述偏析退火在450°C飞50°C的范围内的温度下执行。
7.根据权利要求I所述的方法，其中所述电介质间隔件具有为所述栅极导体的厚度的至少1/10的宽度。
8.根据权利要求3所述的方法，其中所述去除所述金属薄层的未反应部分的步骤在所述两步骤形成退火的第一步骤之后执行。
9.根据权利要求I所述的方法，其中所述形成退火使用单步骤快速热退火来执行。
10.根据权利要求I所述的方法，其中所述Pt沿着所述单硅化物层的垂直长度的分布在所述偏析区内具有峰值浓度，以及所述偏析区在所述峰值浓度的一半处的宽度比在所述单硅化物层的所述顶表面与所述下拉间隔件高度之间的距离的50%小。
11.根据权利要求I所述的方法，其中所述金属薄层具有的厚度使得在所述下拉间隔件高度之上的所述半导体栅极导体全部在所述形成退火期间被消耗掉。
12.根据权利要求I所述的方法，其中所述金属薄层具有厚度，以及所述半导体栅极导体的所述侧壁的露出的上部具有至少与所述金属薄层的所述厚度一样大的高度。
13.一种用于制造半导体器件的方法，所述方法包括以下步骤 提供晶片，所述晶片包含半导体衬底；形成于所述衬底之上的栅极叠层，所述栅极叠层包括具有小于或等于65nm的宽度的半导体栅极导体；以及覆盖着所述栅极导体的侧壁而使所述栅极导体的顶表面保留为露出的电介质间隔件； 将所述电介质间隔件下拉至下拉间隔件高度；在所述晶片之上，至少在所述半导体栅极导体的露出的顶表面及其侧壁的上部之上形成金属薄层，所述金属薄层包含镍和第二金属； 执行形成退火使得所述金属薄层与所述栅极导体反应以形成单硅化物层； 去除所述金属薄层的未反应部分；以及 在去除了所述金属薄层的所述未反应部分之后，在比所述形成退火高的温度下执行偏析退火，使得至少50%的第二金属位于在所述单硅化物层的顶表面与所述下拉间隔件高度之间的所述单硅化物层的下半部分内的偏析区中。
14.根据权利要求13所述的方法，其中所述第二金属选自包含Pt、Pd和Re的组。
15.根据权利要求13所述的方法，其中所述第二金属包含至少5%的Pt。
16.根据权利要求13所述的方法，其中所述电介质间隔件具有为所述栅极导体的厚度的至少1/10的宽度。
17.根据权利要求13所述的方法，其中所述下拉间隔件高度是在所述间隔件的厚度为所述栅极导体的所述厚度的至少1/10处的高度。
18.根据权利要求13所述的方法，其中所述第二金属沿着所述单硅化物层的垂直长度的分布在所述偏析区内具有峰值浓度，以及所述偏析区在所述峰值浓度的一半处的宽度比在所述单硅化物层的所述顶表面与所述下拉间隔件高度之间的距离的50%小。
19.根据权利要求13所述的方法，其中所述形成退火在250°C 450°C的范围内的温度下执行。
20.根据权利要求13所述的方法，其中所述形成退火还包括两步骤形成退火。
21.根据权利要求20所述的方法，其中所述两步骤形成退火的第一步骤在2500C 350°C的范围内的温度下执行。
22.根据权利要求20所述的方法，其中所述两步骤形成退火的第二步骤在3600C 450°C的范围内的温度下执行。
23.根据权利要求13所述的方法，其中所述偏析退火在450°C飞50°C的范围内的温度下执行。
24.根据权利要求13所述的方法，其中所述电介质间隔件具有为所述栅极导体的厚度的至少1/10的宽度。
25.根据权利要求20所述的方法，其中所述去除所述金属薄层的未反应部分的步骤在所述两步骤形成退火的第一步骤之后执行。
26.根据权利要求13所述的方法，其中所述形成退火使用单步骤快速热退火来执行。
27.根据权利要求13所述的方法，其中所述金属薄层具有的厚度使得在所述下拉间隔件高度之上的所述半导体栅极导体全部在所述形成退火期间被消耗掉。
28.根据权利要求13所述的方法，其中所述金属薄层具有厚度，以及所述半导体栅极导体的所述侧壁的露出的上部具有至少与所述金属薄层的所述厚度一样大的高度。
29.—种集成电路器件,包括 栅极叠层，包括 具有65nm或更小的宽度的半导体栅极导体； 在所述半导体栅极导体的侧壁上的电介质间隔件，所述电介质间隔件具有在其中所述电介质间隔件的厚度为所述半导体栅极导体的宽度的至少1/10的高度处的下拉高度；以及 所述半导体栅极导体的材料与第一及第二金属的合金层，所述合金层布置于所述半导体栅极导体之上并且具有偏析区，所述偏析区包含所述第二金属在所述合金层中的浓度的至少50%，并且位于所述合金层在所述合金层的顶表面与所述下拉高度之间的部分的下半部分内。
30.根据权利要求29所述的集成电路器件，其中所述合金层是含有Ni、Pt及Si的单硅化物。
全文摘要
本发明提供了一种包括具有小于或等于65nm的宽度的窄的栅极叠层的集成电路，该栅极叠层包括含有在硅化物中远离硅化物的顶表面的且朝着由在栅极导体的侧壁上的间隔件的下拉高度所界定的下部的区域内偏析的Pt的硅化物区。在一种优选的实施例中，间隔件在硅化物形成之前被下拉。硅化物首先通过在250℃~450℃的温度下的形成退火来形成。随后是，在450℃～550℃的温度下的偏析退火。Pt沿着硅化物层的垂直长度的分布在偏析区内具有峰值Pt浓度，以及Pt偏析区在峰值Pt浓度的一半处的宽度比在硅化物层的顶表面与下拉间隔件高度之间的距离的50%小。
文档编号H01L29/78GK102782819SQ201080049962
公开日2012年11月14日 申请日期2010年9月23日 优先权日2009年11月4日
发明者A·G·多曼尼库西, A·S·奥兹坎, C·拉瓦伊 申请人:国际商业机器公司