专利名称：有效晶圆布局的偏移场网格的制作方法
有效晶圆布局的偏移场网格
背景技术：
半导体晶圆(诸如硅、锗和III-V材料晶圆)被用在集成电路的制造中，其中晶圆有效地充当衬底，在其上可使用各种半导体工艺(诸如光线光刻(例如图案形成、蚀刻、沉积等)、外延生长、掺杂、抛光和其它此类已知工艺)形成微电子装置。通常，在单个晶圆上形成若干相同的电子装置，范围从每个晶圆数十到每个晶圆数百甚至到每个晶圆数千个装置，取决于装置裸芯片的尺寸。一旦在晶圆上形成了，就可使用各种晶圆探测技术以电的方式测试这些装置并且然后将它们分类成合格裸芯片和不合格裸芯片。晶圆然后可被分割成单独裸芯片。可使用 已知技术(诸如划片和断开、切片或线状锯或激光切割)来执行分割工艺。垂直笛卡尔网格用于划出单独裸芯片，使得在分割工艺期间在这个标准网格上能以线性方式切割裸芯片。在分割工艺之后，单独裸芯片然后可被封装到适当的芯片封装中，以提供分立集成电路。
图Ia例证了由于需要在线性笛卡尔系中对齐每个场而在印刷晶圆上浪费的空间。图Ib例证了根据本发明一实施例配置有场的行和列的非笛卡尔网格的晶圆。图2a例证了角配准标记，并且图2b例证了由四个角配准标记在一起形成的配准图案。图3例证了根据本发明一个实施例配置有角配准标记和中间配准标记的示例装置场。图4a和4b例证了根据本发明一个实施例彼此偏移但使用多个配准标记对齐的示例相邻顶部场和底部场。图5a至5f例证了根据本发明一个实施例用于从非笛卡尔网格分割裸芯片的方法。
具体实施例方式提供了用于有效晶圆布局的技术，该技术包含使用偏移网格来优化对可用晶圆空间的使用。这样，相对于标准垂直网格，在该晶圆上可制造的相同裸芯片的数量增大了。根据晶圆尺寸和裸芯片占用面积，该增大可在1%到5%的范围内，当投射在数千个晶圆上时，这是相当大的。一般概述
如前面所说明的，正常情况下，在标准垂直网格上以线性方式分割晶圆上制造的相同的集成电路裸芯片。可以相同方式制造数千个晶圆以生产数十万个单独裸芯片。然而，当印刷每个晶圆时，沿外直径边缘浪费了每个晶圆的相当大的部分，这是因为定场的大小和禁止使用给定区域的晶圆切片需要的折中限制了工业标准笛卡尔布局。可在这个区域中印刷部分裸芯片，并且有时甚至可在这个区域中印刷整个裸芯片，以便维持统一的制造操作，但这个边缘排除区内的整个裸芯片正常情况下不产出，并且部分裸芯片在切片操作期间被作为无用的废弃了。有时，这个边缘区只被留下作为在切片后废弃的空硅。尽管浪费的晶圆量对于单个晶圆或非商业操作而言比较小，但是该浪费在全规模商业生产期间变得相当大。由此，并且根据本发明的一个实施例，提供了偏移光刻场布局，保守地讲，偏移光刻场布局将可安在单个晶圆上的裸芯片数量增大了近似1%到2%，或更多。通过例如向场划痕位置添加附加的配准标记，实现了可在何处印刷场的每行的灵活性的增大。这个增大的自由度等级又允许对每行可含有的裸芯片数量进行优化，并直接转化成每个晶圆的产出裸芯片数量的增大。此外，提供了允许以非笛卡尔坐标方式将单独裸芯片切片的技术。然而，在对偏移网格线给予关注的情况下，也可使用常规分割技术。这些技术例如可实施在配置用于执行光刻场布局和那些场内的随后印刷(装置形成)的半导体加工设备中。除了它们是相同的之外，在晶圆上形成的装置的实际类型不是特别重要。正在形成的装置例如可以是处理器、存储器装置、晶体管或逻辑电路。在晶圆上可形成的许多其它微电子装置将是显然的，而无论该装置是分立元件还是包含许多元件的电路。公开的方法论适合于在其中基于大规模生产制造微电子器件的工厂或甚至在较小 规模生产环境(例如客户构建的娃)中实践。简言之，本文提供的偏移网格技术可用于优化或否则改进任何生产环境中的晶圆使用率。例如，因为假如可将优化可产出输出的场行居中(经由本文所描述的偏移网格)，则在每个晶圆表面上单独的裸芯片更均衡了，所以得到增大的产出。此外，场对齐工艺可实现得更快。具体地说，当典型的光刻工具在晶圆上印刷裸芯片时，该工具将每个场预先对齐在适当位置，这可使用机器视觉定位目标晶圆的配准标记实现。因为常规场网格不偏移，所以其中一些配准标记落在晶圆外部，这通过需要附加处理使对齐工艺复杂了。然而，用本文所描述的偏移网格，在晶圆内部可印刷更多场，并且因此更少的配准标记在晶圆外部是可能的。这样，对齐工艺可更快。注意，甚至工具速度的1%的改进可转化成长期数百万美元的节省，这取决于采用的工具数量和吞吐量。由此，光刻场布局的当前解决方案在裸芯片生产期间未优化地利用可用晶圆表面，由于需要在圆形衬底的顶部表面上将方形或长方形裸芯片安在垂直网格或笛卡尔网格中，因此留下了浪费的空间。这导致沿衬底边缘的区域浪费了。本文提供的技术可用于优化单独的场行(或列)放置，由此最大化在每个晶圆上实现的产出裸芯片。这种产出增大例如可以是每个晶圆中多近似I. 5%的裸芯片(或更多，取决于正在形成的装置的具体细节)，并且能以对工厂处理操作没有或最小改变并且对于实际上相同的成本实现。偏移光刻场布局
图Ia例证了由于需要在线性笛卡尔系中对齐每个场而在印刷晶圆上浪费的空间。已知的是，笛卡尔网格包含多行和多列相等尺寸的正方形，其中一行或一列与下一行或下一列没有偏移(如图Ia中最佳例证的)。在这个示例情况下，期望的场是I个裸芯片宽2个裸芯片闻。所得到的布局提供116场每晶圆(FPW),以及228裸芯片每晶圆(DPW)。注意，在顶部位置和底部位置都有浪费的空间。为了这个示例的目的，假设裸芯片尺寸是大约
0.130mm2，并且晶圆是12英寸晶圆，不过本文提供的技术可应用于任何晶圆尺寸，并且不管正在形成的裸芯片的尺寸如何。
可在图Ib中看到，根据本发明的一个示例实施例，通过向上或向下移位各个场列，大量相同的裸芯片可被添加到同一尺寸的晶圆。一般而言，得到场的列中的每列都在该列的顶部用“+I”标出。更详细地说，所得到的布局提供了 120 FPW(增大4个场，或3. 45%)和234 DPW(增大6个裸芯片，或2.6%)。常规的光刻工具可用于以这种偏移图案印刷。注意，尽管通常废弃的部分裸芯片(从4到6)有增大，但仍实现了这些增大。另外注意，在晶圆的顶部位置和底部位置浪费的空间都大大减少了。另外注意，在其它实施例中，这些行可能移位了(向左或向右)。由此，在此示例情况下，当仅在Y轴上应用优化时，12英寸晶圆的场布局改进允许大约2. 6%的DPW增大。根据本公开将会认识到，在其它实施例中，该优化可应用在X轴中，取决于诸如晶圆尺寸和裸芯片尺寸等因素。一般而言，裸芯片尺寸以及场尺寸在整个网格上能保持恒定。注意，场可以是一个裸芯片或多个裸芯片。
尽管图Ib中未具体示出，但当创建配准图案时，可沿场的X轴或Y轴使用偏移网格的配准标记方案(其包含场角之间的中间配准标记)。一般而言，当各个相邻场在印刷在偏移坐标系中时聚集在一起以创建一个完整配准标记时，可形成配准图案。将相对于图2a_b、3和4a_b更详细讨论用中间标记的配准标记方案。例如可用任何数量的适当半导体材料(诸如硅、锗或III-V材料)实现晶圆。衬底可以是以块体形式，或以绝缘体上半导体配置，诸如绝缘体上硅(SOI)或绝缘体上硅锗(SiGeOI)。衬底的顶部表面可以应变或不应变。根据本公开将认识到，这里可使用任何数量的适当晶圆配置，取决于诸如正在形成的装置和期望的材料系等因素。配准标记
图2a例证了 2个裸芯片乘3个裸芯片阵列的示例装置场，以及在这些场的每个角都有配准标记的常规场形成。配准标记本身可使用范围从简单设计到复杂设计的任何数量的适当符号、形状和配置来实现。例如，在一个实施例中，简单的配准标记可实现为“X”或“ + ”或…或“一，，或“0”或“一”，或者适合于对齐更多项目(在此情况下是偏移场)中两个项目的任何其它标记或此类标记的组合。在另一个实施例中，复杂配准标记可用组合图案来实现，该复杂配准标记具有可与其它标记的类似特征重叠以便于高度精确对齐的主要特征和次要特征，其可能是必要的或者可能不是必要的，取决于诸如裸芯片和划线宽度的规模以及切片工具等因素。在一个此类情况下，复杂配准标记可在较大形状(例如正方形)内包含较小形状(例如圆圈)和/或代码(例如字母/数字)，使得当与其它此类复杂配准标记对齐时，每个单独标记的代码是可见的，以便示出构成整个配准图案的相邻配准标记。根据本公开将认识到，本发明实施例可以用任何类型的配准标记实现。在图2a中示出的这个具体示例中，示出了场左下角的配准标记(概括地用字母A标出)。图2b示出当四个单独相邻场的所有四个对应角(分别概括地用字母A、L、E和X标出)在印刷在标准笛卡尔坐标系中时聚集在一起以创建一个或多个完整配准标记时，这些常规配准标记看起来如何。注意，每个裸芯片可配置有任何期望元件部分，并且可使用任何数量的适当半导体工艺来制造每个裸芯片。图3例证了根据本发明一个实施例的图2a_b的示例装置场，但在偏移网格中。仅示出2个裸芯片乘3个裸芯片阵列的底部两个裸芯片。未示出每个裸芯片的配置，但可如前面所说明的那样使用各种适当半导体工艺用任何期望的元件部分/材料实现每个裸芯片的配置。在这个示例情况下，根据本发明的一实施例，在X轴上进行偏移网格优化。在这个示例实施例中看到，除了原始角配准标记L之外，沿场划痕的X轴重复总共7个中间配准标记，其中这些配准标记彼此等距离以便于在图案形成期间将场锁定在一起。在这个示例中，中间配准标记包含部分A和L，它们可与下面行的部分E和X配对。然而，记住，其它实施例可在每个中间点使用简单的配准标记，诸如线(或一系列线)或符号(例如“ + ”或“x”)。此外，根据本公开将认识到，其它实施例可具有更少(例如2到6个)配准标记或更多(例如8到14个)配准标记，只要它们彼此等距离即可。一般而言，配准标记的数量一般将取决于诸如场长度和匹配或对齐沿同一个X轴的相邻但偏移的场的配准标记之一的机会的期望数量等因素。在所示的实施例中，每个场包含角配准标记然后还有三个中间配准标记，所有四个配准标记都彼此等距离间隔开。在另一实施例中，每个场侧可能存在两个或三个配准标记，包含该场的角中的任何原始配准标记。备选地，配准标记重复的频率可设置得尽可能高(仅受用于一个接一个地印刷配准标记的可用空间限制)。在任何此类情况下，注意，在给定等距离间距的情况下，一旦一对相邻配准标记对齐了，在那行或列中其余配准标记对就将对齐。 由此，该场可配置有任何适当类型和/或数量的配准标记。由于以等距离方式提供这些配准标记，所以当在X或Y轴中移位场行和列时，可容易地实现沿那些轴的相邻场之间的配准标记对齐。这样，(例如)较低行沿X轴的多个配准标记可容易地对齐相邻较高行中的对应标记。类似地，(例如)左列沿Y轴的多个配准标记可容易地对齐相邻右列中的对应标记。注意，如果必要的话，可以移动其它场特征和/或对其它场特征重新定尺寸(例如特定度量/检查/探测位置)以允许插入中间配准标记。图4a和4b例证了根据本发明一个实施例彼此偏移但使用多个配准标记对齐的示例相邻顶部场和底部场。假设，这些场是图2a所示的2乘3阵列，但可使用任何场配置，这是根据本公开将认识到的。在这个示例情况下，这些场彼此偏移两个配准标记。可进一步看到，在这个示例配置中存在示出的总共11个配准标记，不过在两个场之间不全都啮合。顶部场行沿X轴(相对于底部场行)向右偏移两个配准标记。由此，在这两个具体场的对齐中不直接涉及在底部场顶部的左角配准标记和第一中间配准标记。在顶部场底部的左角配准标记与在底部场顶部的第二中间配准标记(中间#2)对齐。在给定配准标记之间的等距离间距的情况下，对于每个场，沿X轴的接下来六个配准标记自动对齐。在给定两个场之间偏移的情况下，在这两个具体场的对齐中不直接涉及在顶部场底部的右角配准标记和第七中间配准标记。表I概括了配准标记的对齐。注意，X表示未参与这两个场的对齐的配准标记。
底部场的配准标记I顶部场的配准标记—
权利要求
1.一种方法，包括 接收其上形成有多个相同裸芯片的晶圆，所述晶圆具有场的偏移网格，每个场由一个或多个裸芯片构成； 将所述晶圆粘附到切片带；以及 将所述晶圆切成单独裸芯片。
2.如权利要求I所述的方法，其中将所述晶圆切成单独裸芯片包括 对所述晶圆进行激光划片以提供划线用于随后切片。
3.如权利要求2所述的方法，其中完成为了提供划线而对所述晶圆进行的激光划片，同时保持所述晶圆每个单位面积一致的激光脉冲，所述晶圆每个单位面积的所述激光脉冲变化20%或更少。
4.如权利要求2所述的方法，其中将所述晶圆切成单独裸芯片包括 沿X轴或Y轴中的一个轴中的划线进行切片，以致切穿所述晶圆并部分地进入所述切片带，由此产生多个晶圆条。
5.如权利要求4所述的方法，其中将所述晶圆切成单独裸芯片包括 暂时从所述切片带搬走晶圆条，并将它向下放置回到所述切片带上，但与其相邻条对齐； 重复所述暂时搬走和放置，直到场的所述偏移网格被有效地转换成笛卡尔网格。
6.如权利要求5所述的方法，其中将所述晶圆切成单独裸芯片包括 沿X轴或Y轴中的另一个轴中的划线进行切片，以致切穿所述晶圆并部分地进入所述切片带，由此产生多个分割的裸芯片。
7.—种半导体晶圆,包括 场的行和列的非笛卡尔网格，其中，或者多个所述行彼此偏移，或者多个所述列彼此偏移；以及 在所述晶圆上形成的多个相同的裸芯片，每个场包含一个或多个所述裸芯片。
8.如权利要求7所述的半导体晶圆，还包括 围绕每个场的场划痕，其中每个场划痕的至少一侧包含角配准标记和所述角配准标记之间的中间配准标记，其中，一个场的所述角配准标记和中间配准标记的子集与另一个相邻场的所述角配准标记和中间配准标记的子集对齐。
9.如权利要求7所述的半导体晶圆，其中所述晶圆在其上仅形成有一种裸芯片类型。
10.如权利要求7所述的半导体晶圆，其中所述晶圆相对于与所述晶圆在晶圆尺寸和场尺寸方面相同、但具有场的行和列的笛卡尔网格的第二晶圆具有更大数量的场。
11.如权利要求7所述的半导体晶圆，其中多个所述行彼此偏移。
12.如权利要求7所述的半导体晶圆，其中多个所述列彼此偏移。
13.如权利要求7所述的半导体晶圆，其中场尺寸在整个所述网格上是恒定的。
14.如权利要求7所述的半导体晶圆，其中晶圆是块体晶圆。
15.如权利要求7所述的半导体晶圆，其中晶圆是绝缘体上半导体配置。
16.—种半导体晶圆,包括 场的行和列的非笛卡尔网格，其中，或者多个所述行彼此偏移，或者多个所述列彼此偏移，并且场尺寸在整个所述网格上是恒定的；围绕每个场的场划痕，其中每个场划痕的至少一侧包含角配准标记和所述角配准标记之间的中间配准标记，其中一个场的所述角配准标记和中间配准标记的子集与另一个相邻场的所述角配准标记和中间配准标记的子集对齐；以及 在所述晶圆上形成的多个相同的裸芯片，每个场包含一个或多个所述裸芯片，其中所述晶圆在其上仅形成有一种裸芯片类型； 其中，所述晶圆相对于与所述晶圆在晶圆尺寸和场尺寸方面相同、但具有场的行和列的笛卡尔网格的第二晶圆具有更大数量的场。
17.如权利要求16所述的半导体晶圆，其中多个所述行彼此偏移。
18.如权利要求16所述的半导体晶圆，其中多个所述列彼此偏移。
19.如权利要求16所述的半导体晶圆，其中晶圆是块体晶圆。
20.如权利要求16所述的半导体晶圆，其中晶圆是绝缘体上半导体配置。
全文摘要
提供了用于有效晶圆布局的技术，其包含使用偏移网格来优化对可用晶圆空间的使用。这样，相对于标准垂直网格，在晶圆上可制造的相同裸芯片数量可增大。通过添加附加的配准标记，实现了可在何处印刷场的每行/列的灵活性的增大。这个增大的自由度等级又允许优化每行/列可含有的裸芯片数量，并直接转化成每个晶圆的产出裸芯片数量的增大。此外，提供了允许以非笛卡尔坐标方式将单独裸芯片切片的技术。然而，在对偏移网格线给予关注的情况下，也可使用常规分割技术。
文档编号H01L21/301GK102656668SQ201080059026
公开日2012年9月5日 申请日期2010年11月19日 优先权日2009年12月23日
发明者瓦雷拉 A., E. 文莱尔 D., L. 哈林 T. 申请人:英特尔公司