专利名称：短路型闸流晶体管的制作方法
技术领域：
本发明涉及一种短路型闸流晶体管(short-circuit thyristor)。
背景技术：
以往已经公开了在PNPN闸流晶体管中，将与其它部分相比接合耐压较低的区域设置在接合部，从而降低在向ON状态转换的耐压即转折电压(breakover voltage)的短路型闸流晶体管(例如，参照专利文献1至专利文献4)。在图4所示的以往的短路型闸流晶体管中，当从端子Tl向端子T2外加偏压时，接合部J2即被外加反方向电压。因此，比接合部J2的接合耐压更低的高浓度杂质层P++区域将首先断电。其结果是电流在该P++区域集中流动。如果该电流增大，由于横向的阻抗成分，Pi区域下面的m区域则产生电压下降。由于该电压的下降，接合部JI为顺偏压，在 P++区域偏压值达到最大。该偏压如果超过接合部Jl的扩散电位，则会引起从Pi区域注入正孔，端子Tl与端子T2之间转换为ON状态。这样，在图4所示的以往的短路型闸流晶体管中，向ON状态转换的转折电压由P++区域和m区域的接合耐压决定。先行技术文献专利文献专利文献1日本特许公开平03-62571号公报专利文献2日本特许公开平04-106935号公报专利文献3日本特许公开平03-233973号公报专利文献4日本特许公开平05-190837号公报但是，在图4所示的以往的短路型闸流晶体管中，向ON状态转换的转折电压由P++ 区域及与之相接的m区域的杂质浓度决定。因此，在实现极低转折电压的短路型闸流晶体管时，就需要改变P++区域与m区域的杂质浓度。然而在改变m区域的杂质浓度时，会给闸流晶体管的保持电流的特性造成影响。因此，通过改变m区域的杂质浓度，在维持保持电流特性的同时降低转折电压是很困难的。这样，在图4所示的以往的短路型闸流晶体管中，要在不给保持电流特性造成影响的情况下，实现向on状态转换的转折电压的低压化是非常困难的。因此，本发明的目的在于，提供一种在不给保持电流特性造成影响的情况下，实现向ON状态转换的转折电压的低压化的短路型闸流晶体管。
发明内容
为解决上述问题，本发明的短路型闸流晶体管的第1导电型的第1区域、第2导电型的第2区域、所述第1导电型的第3区域、所述第2导电型的第4区域依次接合，并设有使所述第1区域与所述第2区域短路的电极，其具有形成为与所述第3区域相接、比所述第 3区域的杂质浓度更高的所述第1导电型的第5区域，以及形成为与所述第2区域及所述第 5区域相接、比所述第2区域的杂质浓度更高的所述第2导电型的第6区域，转折电压值通过所述第5区域的杂质浓度和所述第6区域的杂质浓度设定，保持电流值通过至少包含所述第2区域的杂质浓度的参数设定。另外，本发明的特征在于，在上述发明中，所述第5区域或第6区域被形成在所述第2区域与所述第3区域的接合面内、从所述电极与所述第2区域的接触面起距离最远的位置。另外，本发明的特征在于，在上述发明中，所述第5区域和所述第6区域的接合面垂直于与所述电极相接的半导体基板的表面。另外，本发明的特征在于，在上述发明中，所述第5区域和所述第6区域的接合面平行于与所述电极相接的半导体基板的表面。另外，本发明的特征在于，在上述发明中，所述第5区域和所述第6区域至少有一方被形成为在与所述电极相接的半导体基板的表面露出的状态。发明效果通过本发明，短路型闸流晶体管的第1导电型的第1区域与第2导电型的第2区域、以及所述第1导电型的第3区域、所述第2导电型的第4区域依次接合，并设有使所述第1区域与所述第2区域短路的电极。另外，短路型闸流晶体管具有被形成为与所述第3 区域相接、比所述第3区域的杂质浓度更高的所述第1导电型的第5区域，以及被形成为与所述第2区域及所述第5区域相接、比所述第2区域的杂质浓度更高的所述第2导电型的第6区域。在这种短路型闸流晶体管中，当第1区域与第4区域之间外加有偏压电压时，由于第5区域的杂质浓度和第6区域的杂质浓度较高，所以第5区域和第6区域的接合面比第 2区域和第3区域的接合面先出现断电。因此，短路型闸流晶体管向ON状态转换的转折电压由第5区域和第6区域的接合耐压决定。在这里，该接合耐压由第5区域的杂质浓度和第6区域的杂质浓度决定，而不依存于有关保持电流特性的第2区域的杂质浓度。这样，在本发明的短路型闸流晶体管中，决定转折电压的参数是第5区域的杂质浓度和第6区域的杂质浓度、而决定保持电流的参数之一是第2区域的杂质浓度。因此，可以对转折电压与保持电流进行单独控制。这样，本发明的短路型间流晶体管就可以在不影响保持电流特性的情况下，实现转折电压的低压化。
图1是表示实施方式一的短路型闸流晶体管的断面结构图；图2是表示实施方式二的短路型闸流晶体管的断面结构图；图3是表示实施方式三的短路型闸流晶体管的断面结构图；图4是表示以往的短路型闸流晶体管的断面结构图。
具体实施例方式实施方式一下面参照附图，对本发明的实施方式一的短路型闸流晶体管进行说明。图1是表示实施方式一的短路型闸流晶体管100的断面结构图。
在图1中，短路型闸流晶体管100具有P区域(1、3、5)、N区域(2、4)、沟道截断环 (channel stopper) (6 9)、电极(11、12)、绝缘层(21 24)、P++ 区域(31、32)、以及 N++ 区域(41,42) οP区域3是作为第1导电型的ρ型半导体区域，构成短路型闸流晶体管100的主体层的半导体基板。在这里，将图1中半导体基板的上侧面作为第1表面F1，将半导体基板的下侧面作为第2表面F2。N区域2是作为第2导电型的η型半导体区域。N区域2被形成在P区域1与P 区域3之间，其一部分与第1表面Fl相接。P区域1是ρ型半导体区域，被形成为在第1表面Fl露出的状态。N区域4是η型半导体区域。N区域4被形成在P区域3与P区域5之间，其一部分与第2表面F2相接。P区域5是ρ型半导体区域，被形成为在第2表面F2露出的状态。沟道截断环(6 9)被形成为第1表面Fl或第2表面F2与短路型闸流晶体管 100的侧面相接，是比P区域3的杂质浓度更高的P型半导体区域。沟道截断环(6 9)作为短路型闸流晶体管100的功能部分，对不希望出现的漏电流(沟道电流)进行控制。绝缘层21被设置为与第1表面Fl相接，并面对第1表面Fl。绝缘层21被形成为从沟道截断环6的一部分覆盖至P区域1的一部分。绝缘层22被设置为与第1表面Fl相接，并面对第1表面Fl。绝缘层22被形成为从沟道截断环7的一部分覆盖至N区域2的一部分。另外，绝缘层23被设置为与第2表面F2相接，并面对第2表面F2。绝缘层23被形成为从沟道截断环9的一部分覆盖至P区域5的一部分。绝缘层M被设置为与第2表面F2相接，并面对第2表面F2。绝缘层M被形成为从沟道截断环8的一部分覆盖至N区域4的一部分。电极11被形成为沿着第1表面Fl与绝缘层21没有覆盖的P区域1的一部分和绝缘层22没有覆盖的N区域2的一部分相接。电极11的材质为金属，例如可以是铝。电极 11使P区域1和N区域2短路，同时与P区域1及N区域2电阻性接触(Ohmic contact)。另外，电极12被形成为沿着第2表面F2与绝缘层23没有覆盖的P区域5的一部分和绝缘层M没有覆盖的N区域4的一部分相接。电极12的材质为金属，例如可以是铝。 电极12使P区域5和N区域4短路，同时与P区域5及N区域4电阻性接触。P++区域31被形成为在绝缘层21的下方与P区域3相接，是比P区域3的杂质浓度更高的P型半导体区域。另外，P++区域31被形成为在第1表面Fl露出的状态。P++区域32被形成为在绝缘层23的上方与P区域3相接，是比P区域3的杂质浓度更高的P型半导体区域。另外，P++区域32被形成为在第2表面F2露出的状态。N++区域41被形成为在绝缘层21的下方与N区域2及P++区域31相接，是比N 区域2的杂质浓度更高的η型半导体区域。另外，N++区域41被形成为在第1表面Fl露出的状态。N++区域42被形成为在绝缘层23的上方与N区域4及P++区域32相接，是比N 区域4的杂质浓度更高的η型半导体区域。另外，N++区域42被形成为在第2表面F2露出的状态。
P++区域(31、32)及N++区域01、42)是使用例如离子注入法等被形成为在第1 表面Fl或第二表面F2露出的状态。另外，P++区域31或N++区域41，在N区域2和P区域3的接合部J2的接合面内，配置为距电极11和N区域2的接触面较远的距离。理想的配置位置，是从电极11与N 区域2的接触面起距离最远的位置或该位置附近。关于P++区域31与N++区域41的接合部J5，接合部J5的接合面垂直于与电极11相接的第1表面F 1。另外，P++区域32或N++区域42，在N区域4和P区域3的接合部J3的接合面内，配置为距电极12和N区域4的接触面较远的距离。理想的配置位置，是从电极12与N 区域4的接触面起距离最远的位置或该位置附近。关于P++区域32与N++区域42的接合部J6，接合部J6的接合面垂直于与电极12相接的第2表面F2。另外，接合部J5及J6的接合面积越大，闸流晶体管就能更容易的转换至ON状态。 因此，接合部J5及J6的形状最好根据间流晶体管的式样进行调整，将接合部J5及J6的接合面积适当设定为较大。短路型闸流晶体管100在与电极11连接的端子Tl和与电极12连接的端子T2之间外加有偏压电压，在端子Tl的端子电压高于端子T2的端子电压的第1情况下，作为ON 状态的PNPNP闸流晶体管动作。在该第1情况下，短路型闸流晶体管100与P区域1 (第1 区域)、N区域2(第2区域)、P区域3(第3区域)、N区域4(第4区域)以PNPN的顺序接合的闸流晶体管等价。在这里，P++区域31为第5区域，N++区域41为第6区域。另外，短路型闸流晶体管100在端子T2与端子Tl之间外加有偏压电压，在端子T2 的端子电压高于端子Tl的端子电压的第2情况下，作为ON状态的PNPNP闸流晶体管动作。 在该第2情况下，短路型闸流晶体管100与P区域5 (第1区域)、N区域4 (第2区域)、P 区域3(第3区域)、N区域2(第4区域)以PNPN的顺序接合的闸流晶体管等价。在这里， P++区域32为第5区域，N++区域42为第6区域。这样，短路型闸流晶体管100即是所谓的双向性2端子结构的闸流晶体管。接下来对本实施方式的动作进行说明。首先，对在图1所示的短路型闸流晶体管100中，端子Tl与端子T2之间外加有偏压电压的上述第1情况的动作进行说明。在图1中，上述第1情况是在接合部J2和接合部J5分别外加有反方向电压(逆偏压)。接合部J2是N区域2(第2区域)与P区域3(第3区域)的接合部，接合部J5是 N++区域41 (第6区域)与P++区域31 (第5区域)的接合部。N++区域41的杂质浓度高于N区域2的杂质浓度。另外，P++区域31的杂质浓度高于P区域3的杂质浓度。因此，接合部J5的接合耐压比接合部J2的接合耐压低。因此，接合部J5比接合部J2先断电。其结果是，电流在N++区域41与P++区域31接合的部分集中流动。如果该电流增大，由于N 区域2的横向的阻抗成分，即从电极11与N区域2的接触面通过P区域1的下方到达N++ 区域41的区域的阻抗成分，在P区域1下方的N区域2则产生电压下降。由于该电压下降， P区域1与N区域2的接合部Jl变为顺偏压，偏压值在P++区域31变为最大。如果该偏压超过接合部Jl的扩散电位，则会引起正孔从P区域1的注入，端子Tl与T2之间转换为ON 状态。另外，在短路型闸流晶体管100中，端子Tl与端子T2间向ON状态转换的电压称为转折电压。在上述第1情况的转折电压，与接合部J5断电的电压相等。接合部J5断电的电压根据P++区域31的杂质浓度和N++区域41的杂质浓度设定。即，上述第1情况的转折电压由P++区域31的杂质浓度和N++区域41的杂质浓度设定。另外，作为闸流晶体管的特性之一，表示维持端子Tl与端子T2之间的ON状态的电流值的保持电流值，由至少包含N区域2的杂质浓度的参数设定。另外，在决定保持电流值的参数中，还包含P区域1 的杂质浓度和扩散深度、P区域3的杂质浓度和扩散深度、P区域1的图案形状等。N区域 2的杂质浓度是决定保持电流值的参数之一。接下来，对在图1所示的短路型闸流晶体管100中，端子Tl与端子T2之间外加有偏压电压的上述第2情况的动作进行说明。在图1中，上述第2情况是在接合部J3和接合部J6分别外加有反方向电压(逆偏压)。接合部J3是N区域4(第2区域)与P区域3(第3区域)的接合部，接合部J6是 N++区域42 (第6区域)与P++区域32 (第5区域)的接合部。N++区域42的杂质浓度高于N区域4的杂质浓度。另外，P++区域32的杂质浓度高于P区域3的杂质浓度。因此，接合部J6的接合耐压比接合部J3的接合耐压低。因此，接合部J6比接合部J3先断电。其结果是，电流在N++区域42与P++区域32接合的部分集中流动。如果该电流增大，由于N 区域4的横向的阻抗成分，即从电极12与N区域4的接触面通过P区域5的上方到达N++ 区域42的区域的阻抗成分，在P区域5上方的N区域4则产生电压下降。由于该电压下降， P区域5与N区域4的接合部J4变为顺偏压，偏压值在P++区域31变为最大。如果该偏压超过接合部J4的扩散电位，则会引起正孔从P区域5的注入，端子Tl与T2之间转换为ON 状态。另外，在短路型闸流晶体管100中，在上述第2情况的转折电压，与接合部J6断电的电压相等。接合部J6断电的电压根据P++区域32的杂质浓度和N++区域42的杂质浓度设定。即，上述第2情况的转折电压由P++区域32的杂质浓度和N++区域42的杂质浓度设定。另外，表示维持端子Tl与端子T2之间的ON状态的电流值的保持电流值，由至少包含N区域4的杂质浓度的参数设定。另外，在决定保持电流值的参数中，还包含P区域5 的杂质浓度和扩散深度、P区域3的杂质浓度和扩散深度、P区域5的图案形状等。N区域 4的杂质浓度是决定保持电流值的参数之一。如上所述，本实施方式的短路型闸流晶体管100，P区域1、N区域2、P区域3、N区域4被依次进行PN PN接合，短路型闸流晶体管100具有使P区域1和N区域2短路的电极11。另外，短路型闸流晶体管100，P区域5、N区域4、P区域3、N区域2被依次进行PN PN接合，具有使P区域5和N区域4短路的电极12。短路型闸流晶体管100具有比P区域 3的杂质浓度更高的P++区域31 (或3 、比N区域2的杂质浓度更高的N++区域41、以及比N区域4的杂质浓度更高的N++区域42。因此，如果在电极11和电极12之间外加偏压电压，P++区域31与N++区域41的接合部J5比接合部J2 (或P++区域32与N++区域42 的接合部J6比接合部J3)先产生断电。短路型闸流晶体管100向ON状态转换的转折电压由P++区域31与N++区域41的接合耐压(或P++区域32与N++区域42的接合耐压)决定。该接合耐压由P++区域31与N++区域41的杂质浓度(或P++区域32与N++区域42的杂质浓度)决定。因此，该接合耐压可以不依存于有关保持电流特性的N区域2(或4)的杂质浓度而决定。例如，在进行转折电压的低压化时，通过提高N++区域(41、42)的杂质浓度，可以降低P++区域31与N++区域41的接合耐压(或P++区域32与N++区域42 的接合耐压)。由此，短路型闸流晶体管100可以进行转折电压的低压化。另外，由于转折电压的设定变得容易，例如可以对与各种LED(Light Emitting Diode)的顺方向电压合并的转折电压进行设定。因此，短路型闸流晶体管100可以作为在 LED的开启故障时的电流旁路元件使用。这样，本实施方式的短路型闸流晶体管100中，决定转折电压的参数是P++区域 31 (或32)的杂质浓度和N++区域41 (或42)的杂质浓度。另外，决定保持电流的参数之一是N区域2(或4)的杂质浓度。因此，可以对转折电压和保持电流进行单独控制。这样，短路型间流晶体管100就可以在不影响保持电流特性的情况下，实现转折电压的低压化。实施方式二下面参照附图，对本发明的实施方式二的短路型闸流晶体管进行说明。图2是表示实施方式二的短路型闸流晶体管IOOa的断面结构图。在图2中，短路型闸流晶体管IOOa具有P区域(1、3、5)、N区域0、4)、沟道截断环 (6 9)、电极(11、12)、绝缘层(21 24)、P++区域(31a、32a)、以及 N++区域(41a,42a) 在图2中，对于与图1相同的结构则标记相同的符号。P++区域31a被形成为在绝缘层21的下方与P区域3相接，是比P区域3的杂质浓度更高的P型半导体区域。另外，P++区域31a被形成在P区域1下方的接合部J2的部分。P++区域3 被形成为在绝缘层23的上方与P区域3相接，是比P区域3的杂质浓度更高的P型半导体区域。另外，P++区域3 被形成在P区域5上方的接合部J3的部分。N++区域4 被形成为与N区域2及P++区域31a相接，是比N区域2的杂质浓度更高的η型半导体区域。另外，N++区域41a被形成在P++区域31a上方的部分。N++区域41a被形成为与N区域4及P++区域3 相接，是比N区域4的杂质浓度更高的η型半导体区域。另外，N++区域4 被形成在P++区域3 下方的部分。P++区域(31a、32a)、及N++区域0114 )，可通过例如扩散法等埋入形成在半导体基板的内部。另外，P++区域31a或N++区域41a，在N区域2和P区域3的接合部J2的接合面内，配置为距电极11和N区域2的接触面较远的距离。理想的配置位置，是从电极11与N 区域2的接触面起距离最远的位置或该位置附近。另外，关于P++区域31a与N++区域41a 的接合部J5a，接合部J5a的接合面平行于与电极11相接的第1表面Fl。另外，P++区域32a或N++区域42a，在N区域4和P区域3的接合部J3的接合面内，配置为距电极12和N区域4的接触面较远的距离。理想的配置位置，是从电极12与N 区域4的接触面起距离最远的位置或该位置附近。另外，关于P++区域32与N++区域42 的接合部J6a，接合部J6a的接合面平行于与电极12相接的第2表面F2。短路型闸流晶体管IOOa在端子Tl和端子T2之间外加有偏压电压，在端子Tl的端子电压高于端子T2的端子电压的第1情况下，作为ON状态的PNPNP闸流晶体管动作。 在该第1情况下，短路型闸流晶体管IOOa与P区域1 (第1区域)、N区域2 (第2区域)、P区域3(第3区域)、N区域4(第4区域)以PNPN的顺序接合的闸流晶体管等价。在这里， P++区域31a为第5区域，N++区域41a为第6区域。另外，短路型闸流晶体管IOOa在端子T2与端子Tl之间外加有偏压电压，在端子 T2的端子电压高于端子Tl的端子电压的第2情况下，作为ON状态的PNPNP闸流晶体管动作。在该第2情况下，短路型闸流晶体管IOOa与P区域5 (第1区域)、N区域4(第2区域)、P区域3 (第3区域)、N区域2 (第4区域)以PNPN的顺序接合的闸流晶体管等价。 在这里，P++区域3 为第5区域，N++区域4 为第6区域。这样，短路型闸流晶体管IOOa 即是所谓的双向性2端子结构的闸流晶体管。接下来对本实施方式的动作进行说明。图2所示的短路型闸流晶体管IOOa与短路型闸流晶体管100相比，除了将P++区域(31,32)和N++区域(41,42)替换为P++区域(31a、32a)和N++区域(41a,42a)以夕卜， 其它动作相同。在图2中，N++区域41a的杂质浓度高于N区域2的杂质浓度。另外，P++区域31a 的杂质浓度高于P区域3的杂质浓度。因此，接合部Jfe的接合耐压低于接合部J2的接合耐压。在上述的第1情况，N++区域41a(第6区域)与P++区域31a(第5区域)的接合部J5a比接合部J2先断电。之后的动作与短路型闸流晶体管100的动作相同。另外，在短路型闸流晶体管IOOa中，上述第1情况的转折电压与接合部Jfe断电的电压相等。接合部Jfe断电的电压由P++区域31a的杂质浓度和N++区域41a的杂质浓度设定。即，该上述第1情况的转折电压由P++区域31a的杂质浓度和N++区域41a的杂质浓度设定。另外，表示维持端子Tl与端子T2之间的ON状态的电流值的保持电流值，由至少包含N区域2的杂质浓度的参数设定。另外，决定保持电流值的参数中，还包括P区域 1的杂质浓度和扩散深度、P区域3的杂质浓度和扩散深度、P区域1的图案形状等。N区域 2的杂质浓度是决定保持电流值的参数之一。另外，N++区域42a的杂质浓度高于N区域4的杂质浓度。P++区域32a的杂质浓度高于P区域3的杂质浓度。因此，接合部J6a的接合耐压比接合部J3的接合耐压低。 因此，在上述第2情况下，N++区域42a (第6区域)与P++区域32a (第5区域)的接合部 J6a比接合部J3先断电。随后的动作与短路型闸流晶体管100相同。另外，在短路型闸流晶体管IOOa中，在上述第2情况的转折电压，与接合部J6a断电的电压相等。接合部J6a断电的电压根据P++区域32a的杂质浓度和N++区域4 的杂质浓度设定。即，上述第2情况的转折电压由P++区域32a的杂质浓度和N++区域42a的杂质浓度设定。另外，表示维持端子T2与端子Tl之间的ON状态的电流值的保持电流值， 由至少包含N区域4的杂质浓度的参数设定。另外，在决定保持电流值的参数中，还包含P 区域5的杂质浓度和扩散深度、P区域3的杂质浓度和扩散深度、P区域5的图案形状等。N 区域4的杂质浓度是决定保持电流值的参数之一。如上所述，本实施方式的短路型闸流晶体管100a，具有比P区域3的杂质浓度更高的P++区域31a (或32a)、比N区域2的杂质浓度更高的N++区域41a、以及比N区域4 的杂质浓度更高的N++区域42a。因此，如果在电极11和电极12之间外加偏压电压，P++ 区域31a与N++区域41a的接合部J5a比接合部J2 (或P++区域3 与N++区域42a的接合部J6a比接合部J3)先产生断电。短路型闸流晶体管IOOa向ON状态转换的转折电压由P++区域31a与N++区域41a的接合耐压(或P++区域3 与N++区域42a的接合耐压)决定。该接合耐压由P++区域31a与N++区域41a的杂质浓度(或P++区域32a与N++ 区域42a的杂质浓度)决定。因此，该接合耐压可以不依存于有关保持电流特性的N区域 2(或4)的杂质浓度而决定。这样，本实施方式的短路型闸流晶体管IOOa就可实现与实施方式一的短路型闸流晶体管100同等的效果。实施方式三下面参照附图，对本发明实施方式三短路型闸流晶体管进行说明。图3是表示实施方式三的短路型闸流晶体管IOOb的断面结构图。在图3中，短路型闸流晶体管IOOb具有P区域(la、lb、3)、N区域Qa、2b、4)、沟道截断环(6 9)、电极(11a、12a)、绝缘层(22a、22b、25)、P++区域31b、以及N++区域(41b、 42b)。在图3中，对于与图1相同的结构则标记相同的符号。P区域la、Ib是ρ型半导体区域，被形成为在第1表面F 1露出的状态。N区域加是η型半导体区域，被形成在P区域Ia与P区域3之间。另外，N区域 2a的一部分与第1表面Fl相接。N区域2b是η型半导体区域，被形成在P区域Ib与P区域3之间。另外，N区域 2b的一部分与第1表面Fl相接。N区域4是η型半导体区域，被形成为在第2表面F2露出的状态。绝缘层2 被设置为与第1表面Fl相接，并面对第1表面F1。绝缘层2 被形成为从沟道截断环7的一部分覆盖至N区域加的一部分。另外，绝缘层22b被设置为与第1 表面Fl相接，并面对第1表面Fl。绝缘层22b被形成为从沟道截断环6的一部分覆盖至N 区域2b的一部分。另外，绝缘层25被设置为与第1表面Fl相接，并面对第1表面F1。绝缘层25被形成为从P区域Ia的一部分覆盖至P区域Ib的一部分。电极Ila被形成为沿着第1表面Fl与绝缘层25没有覆盖的P区域(la、lb)的一部分和绝缘层(22a、22b)没有覆盖的N区域Qa、2b)的一部分相接。电极Ila的材质为金属，例如可以是铝。电极Ila使P区域(la、lb)和N区域Qa、2b)短路，同时与P区域(la、 lb)及N区域(2a,2b)电阻性接触。另外，电极12a被形成为沿着第2表面F2与N区域4和沟道截断环(8、9)相接。 电极12a的材质为金属，例如可以是铝。电极12a与N区域4电阻性接触。P++区域31b被形成为在绝缘层25的下方与P区域3相接，是比P区域3的杂质浓度更高的P型半导体区域。另外，P++区域31b被形成为在第1表面Fl露出的状态。N++区域41b被形成为在绝缘层25的下方与N区域加及P++区域31b相接，是比 N区域加的杂质浓度更高的η型半导体区域。另外，N++区域41b被形成为在第1表面Fl 露出的状态。N++区域42b被形成为在绝缘层25的下方与N区域2b及P++区域31b相接，是比 N区域2b的杂质浓度更高的η型半导体区域。另外，N++区域42b被形成为在第1表面Fl 露出的状态。P++区域31b及N++区域(41b、42b)是使用例如离子注入法等被形成为在第1表面Fl露出的状态。另外，N++区域41b在N区域加和P区域3的接合部Jh的接合面内，配置为距电极Ila和N区域加的接触面较远的距离。理想的配置位置，是从电极Ila与N区域加的接触面起距离最远的位置或该位置附近。另外，关于P++区域31b与N++区域41b的接合部J7a，接合部J7a的接合面垂直于与电极Ila相接的第1表面Fl。另外，N++区域42b，在N区域沘和P区域3的接合部J2b的接合面内，配置为距电极Ila和N区域沘的接触面较远的距离。理想的配置位置，是从电极Ila与N区域沘的接触面起距离最远的位置或该位置附近。另外，关于P++区域31b与N++区域42b的接合部J7b，接合部J7b的接合面垂直于与电极Ila相接的第1表面Fl。短路型闸流晶体管IOOb在与电极Ila连接的端子Tl和与电极1 连接的端子 T2之间外加有偏压电压，在端子Tl的端子电压高于端子T2的端子电压的第1情况下，作为ON状态的PNPNP闸流晶体管动作。在该第1情况下，短路型闸流晶体管IOOb与P区域 Ia (第1区域)、N区域2a (第2区域)、P区域3 (第3区域)、N区域4 (第4区域)及P区域Ib (第1区域)、N区域2b (第2区域)、P区域3 (第3区域)、N区域4 (第4区域)以 PN PN的顺序接合的闸流晶体管等价。在这里，P++区域31b为第5区域，N++区域(41b、 42b)为第6区域。另外，短路型闸流晶体管IOOb在端子T2与端子Tl之间外加有偏压电压，在端子 T2的端子电压高于端子Tl的端子电压的第2情况下为逆偏压，则不导电。这样的短路型闸流晶体管IOOb即所谓的单向性2端子结构的闸流晶体管。接下来对本实施方式的动作进行说明。图3所示的短路型闸流晶体管100b，除下述几点以外，与图1所示的短路型闸流晶体管100具有相同的动作。(1)短路型闸流晶体管IOOb是单向性2端子结构的闸流晶体管。(2)在短路型闸流晶体管IOOb中，短路型闸流晶体管100的P区域1被替换为P 区域(la、lb)、N区域2被替换为N区域(2a,2b)0(3)在短路型闸流晶体管IOOb中，短路型闸流晶体管100的P++区域(31、32)和 N++区域(41,42)被替换为P++区域31b和N++区域(41b,42b)。在图3中，N++区域41b的杂质浓度高于N区域加的杂质浓度，N++区域42b的杂质浓度高于N区域2b的杂质浓度。另外，P++区域31b的杂质浓度高于P区域3的杂质浓度。因此，N++区域41b与P++区域31b的接合部J7a的接合耐压低于N区域加与P区域3的接合部J2a的接合耐压。另外，N++区域42b与P++区域31b的接合部J7b的接合耐压低于N区域2b与P区域3的接合部J2b的接合耐压。当在端子Tl与端子T2之间外加偏压电压的上述第1情况下，N++区域41b及42b (第6区域)与P++区域31b (第5区域) 的接合部J7a及J7b比接合部加及J2b先断电。随后的动作与短路型闸流晶体管100相同。另外，在短路型闸流晶体管IOOb中，上述第1情况的转折电压与接合部J7a及J7b 断电的电压相等。接合部J7a有J7b断电的电压根据P++区域31b的杂质浓度和N++区域 (41b,42b)的杂质浓度设定。即，上述第1情况的转折电压由P++区域31b的杂质浓度和 N++区域Glb、42b)的杂质浓度设定。另外，表示维持端子Tl与端子T2之间的ON状态的电流值的保持电流值，由至少包含N区域Qa、2b)的杂质浓度的参数设定。另外，在决定保持电流值的参数中，还包含P区域(la、lb)的杂质浓度和扩散深度、P区域3的杂质浓度和扩散深度、P区域(la、lb)的图案形状等。N区域Qa、2b)的杂质浓度是决定保持电流值的
参数之一。另外，在端子T2与端子Tl之间外加有偏压电压的第2情况下，短路型闸流晶体管 IOOb为逆偏压，无法导电。如上所述，本实施方式的短路型闸流晶体管100b，具有比P区域3的杂质浓度更高的P++区域31b、比N区域加的杂质浓度更高的N++区域41b、以及比N区域2b的杂质浓度更高的N++区域42b。因此，在端子Tl和端子T2之间外加偏压电压的上述第1情况下， P++区域31b与N++区域41b的接合部J7a比接合部J2a (或P++区域31b与N++区域42b 的接合部J7b比接合部J2b)先产生断电。短路型闸流晶体管IOOb向ON状态转换的转折电压由P++区域31b与N++区域41b的接合耐压(或P++区域31b与N++区域42b的接合耐压)决定。该接合耐压由P++区域31b与N++区域41b的杂质浓度(或P++区域31b与N++ 区域42b的杂质浓度)决定。因此，该接合耐压可以不依存于有关保持电流特性的N区域加及沘的杂质浓度而决定。这样，本实施方式的短路型闸流晶体管IOOb就可实现与实施方式一的短路型闸流晶体管100同等的效果。这样，通过本发明的实施方式，短路型闸流晶体管100的第1导电型(ρ型半导体) 的第1区域(P区域1)、第2导电型(n型半导体)的第2区域(N区域)、第1导电型的第3 区域(P区域3)、第2导电型的第4区域(N区域4)依次接合，设有使第1区域(P区域1) 和第2区域(N区域2)短路的电极11，具有被形成为与第3区域(P区域3)相接、比第3区域(P区域3)的杂质浓度更高的第1导电型的第5区域(P++区域31)，以及被形成为与第 2区域(N区域2)及第5区域(P++区域31)相接、比第2区域(N区域2)的杂质浓度更高的第2导电型的第6区域(N++区域41)。另外，短路型闸流晶体管100通过第5区域(P++ 区域31)的杂质浓度和第6区域(N++区域41)的杂质浓度设定转折电压值，由至少包含第 2区域(N区域幻的杂质浓度的参数设定保持电流值。这样，短路型闸流晶体管100就可以在不影响保持电流特性的情况下，实现转折电压的低压化。另外，第5区域(P++区域31)或第6区域(N++区域41)是在第2区域(N区域2) 与第3区域(P区域幻的接合面(接合部J2的接合面)内，被形成在距电极11与第2区域(N区域2)的接触面的距离最远的位置。因此，第2区域(N区域2)的横向阻抗成分变大。该阻抗成分越大，使第1区域(P 区域1)与第2区域(N区域2、顺偏压的电压下降就越大。所以，该距离越长，闸流晶体管就能越容易向ON状态转换。另外，第5区域(P++区域31或31a)和第6区域(N++区域41或41a)至少有一方被形成为在与电极11相接的半导体基板的表面(第1表面Fl或第2表面露出。这样，短路型闸流晶体管100就可以通过例如离子注入法等形成第5区域(P++区域31)和第6区域(N++区域41)。从而使短路型闸流晶体管100的生产工程简单化。
另外，本发明并不仅限于上述的各实施方式，只要不脱离本发明的主旨，还可以有各种形态的变更。在上述实施方式中，是将第1导电型作为P型半导体、将第2导电型作为 η型半导体进行说明的，还可以将第1导电型作为η型半导体、将第2导电型作为ρ型半导体。这时，将变成从第4区域(ρ型半导体区域)向第1区域(η型半导体区域)的方向导电，导电方向与上述各实施方式相反。另外，在上述各实施方式中，第5区域(P++区域)和第6区域(N++区域)的接合部(历、邗1邛、拍3、73、或713)的接合面的位置，可以是形成为与第2区域(N区域)和第1区域(P区域)的接合部(J2、J2a、J2b、或J3)的接合面一致的形态，也可以是形成为相互错开的形态。另外，在上述各实施方式中，是以具有沟道截断环(6 9)的形态进行说明的，本发明还可适用于不具备沟道截断环(6 9)的形态。另外，在上述各实施方式中，是以将第5区域(P++区域)或第6区域(N++区域) 在第2区域(N区域)和第3区域(P区域)的接合面内形成在距电极与第2区域(N区域) 的接触面的距离最远的位置的形态进行说明的，但本发明并不以此为限。只要是闸流晶体管可以进行向ON状态转换的位置，还可以是形成在其它位置的形态。但是，从电极与第2区域(N区域)的接触面起的距离越长，横向的阻抗成分就越大。该阻抗成分越大，使第1区域(P区域)和第2区域(N区域)顺偏压的电压下降就越大。因此，该距离越长，闸流晶体管就能够越容易向ON状态转换。另外，只要第5区域(P++区域)与第3区域(P区域)相接、第6区域(N++区域) 与第5区域(P++区域)及第2区域(N区域)相接，第5区域(P++区域)与第6区域(N++ 区域)的形状及位置关系可以不以上述各实施方式为限。例如，可以是将第6区域配置在第5区域(P++区域)下方的形态。另外，在实施方式二中，是以将第5区域(P++区域)与第6区域(N++区域)形成为纵向累积的形态进行说明的，还可以是形成为将第5区域(P++区域)和第6区域(N++ 区域)的任一方在半导体基板上露出的形态。这时，第5区域(P++区域)与第6区域(N++ 区域)的任一方，例如可以通过离子注入法等形成，从而可以使生产工程简单化。符号说明l、3、5、la、lbP 区域2、4、2a、2bN 区域6、7、8、9沟道截断环ll、12、lla、12a电极21、22、23、24、25绝缘层31、32、31a、32a、31b、32bP++区域41、42、41a、42a、41b、42bN++区域 100、100a、IOOb 短路型闸流晶体管
权利要求
1.一种短路型闸流晶体管，让第1导电型的第1区域、第2导电型的第2区域、所述第 1导电型的第3区域、所述第2导电型的第4区域依次接合，并设有使所述第1区域和所述第2区域短路的电极，其特征在于，具有被形成为与所述第3区域相接、比所述第3区域的杂质浓度更高的所述第1导电型的第5区域，以及被形成为与所述第2区域及所述第5区域相接、比所述第2区域的杂质浓度更高的所述第2导电型的第6区域，其中，通过所述第5区域的杂质浓度与所述第6区域的杂质浓度设定转折电压值，通过至少包含所述第2区域的杂质浓度的参数设定保持电流值。
2.根据权利要求1所述的短路型闸流晶体管，其特征在于其中，所述第5区域或第6区域在所述第2区域与所述第3区域的接合面内，被形成在距所述电极与所述第2区域的接触面的距离最远的位置。
3.根据权利要求1或权利要求2所述的短路型闸流晶体管，其特征在于其中，所述第5区域与所述第6区域的接合面垂直于与所述电极相接的半导体基板的表面。
4.根据权利要求1或权利要求2所述的短路型闸流晶体管，其特征在于其中，所述第5区域与所述第6区域的接合面平行于与所述电极相接的半导体基板的表面。
5.根据权利要求1或权利要求2所述的短路型闸流晶体管，其特征在于其中，所述第5区域与所述第6区域至少有一方被形成为在与所述电极相接的半导体基板的表面露出。
全文摘要
本发明提供一种短路型闸流晶体管100，其中，第1区域(P区域1)、第2区域(N区域)、第3区域(P区域3)、第4区域(N区域4)依次接合，并设有使第1区域(P区域1)和第2区域(N区域2)短路的电极11，具有被形成为与第3区域(P区域3)相接、比第3区域(P区域3)的杂质浓度更高的第5区域(P++区域31)，以及被形成为与第2区域(N区域2)及第5区域(P++区域31)相接、比第2区域(N区域2)的杂质浓度更高的第6区域(N++区域41)，通过第5区域(P++区域31)的杂质浓度和第6区域(N++区域41)的杂质浓度设定转折电压值。
文档编号H01L29/36GK102263126SQ201110149718
公开日2011年11月30日 申请日期2011年5月24日 优先权日2010年5月27日
发明者大竹仁志, 柴田行裕 申请人:新电元工业株式会社