专利名称：降低ccd暗电流的ccd单元结构的制作方法
技术领域：
本发明涉及一种CCD结构，尤其涉及一种降低CCD暗电流的CCD单元结构。
背景技术：
CCD( Charge-coup led Device,中文全称电荷耦合器件)的暗电流是指CCD在无光信号或电信号输入的情况下，由CCD的材料产生的信号由于CCD是在深耗尽状态下工作， 因载流子的热产生，势阱会被逐渐填满，即使在没有光信号或电信号输入的情况下，这种热产生的载流子仍然存在，形成CCD的暗电流。其主要来源是衬底材料的热产生、耗尽区内的热产生和表面区界面态的热产生， 以N沟道CXD为例，CXD的总的暗电流主要来自以下几部分
V呀“对^
I-为CCD器件总的暗电流，Im为衬底材料的热产生暗电流，为耗尽区的热产生暗电流，4#为表面区界面态的热产生暗电流。 针对具体的CCD器件，可按如下公式分别计算出i* Jm^m和‘的数值 Γ _ ^hK.
啼双Λ=
ff是电子电量，巧是硅体内的本征载流子浓度，、是电子扩散长度，JVj是衬底浓度， 是电子载流子寿命。/ _ =^——念
2rm-
^是衬底耗尽区宽度，I是埋沟宽度。Q=舰’啊9
^s是俘获界面态俘获面P Vft是电子热运动速度，I是波尔兹曼常数，T是绝对温度， ^是界面态密度。以一组实际器件参数为例，我们来计算一下/_、/_和/_的具体数值，各个参数取值如下？取值为1.6E-19C，A取值为1.45E10/cm3，Ita取值为0. 187cm, Jfj取值为5E14/cm3，&取值为0. 001s, 5取值为0. 0005cm, 取值为0. 00005cm, A取值为 1. 0E-15cm vft 取值为 1. 0E7cm/s, Jfc 取值为 8. 61E-5eV/K, τ 取值为 295Κ，Mss 取值为1. ΟΕΙΟ/eV/cm2 ；
基于前述的参数取值，由Φ式可算得^r为1. 43Ε-11安培/平方厘米；由φ式可算得
为6. 38E-10安培/平方厘米；由φ式可算得“为9. 47Ε-9安培/平方厘米；从计算结果可知，表面区界面态的热产生暗电流占到了暗电流总数的93. 6%，或者说如果没有表面区界面态的热产生暗电流，暗电流将降低到原来的6. 4%，即CCD暗电流的主要贡献者是，
如果能够降低‘的数值，则可以使总的CCD暗电流的数值大幅下降。
发明内容
针对背景技术中的问题，本发明提出了一种可降低表面区界面态的热产生暗电流的CCD单元结构，其结构为包括由多个多晶硅电极组成的CCD单元，与CCD单元对应的埋沟信道，埋沟信道由第一埋沟信道和第二埋沟信道组成，第二埋沟信道的掺杂浓度低于第一埋沟信道的掺杂浓度，第二埋沟信道的位置正对其中一个多晶硅电极设置，第一埋沟信道的位置与其余的多晶硅电极相对，第二埋沟信道的宽度与一个多晶硅电极的宽度相同。所述CXD单元有多个，多个CXD单元成列设置；每个CXD单元对应一个第二埋沟信道，相邻两个第二埋沟信道的间隔距离相同。第一埋沟信道的掺杂浓度为3. OX IOlfVcm3;第二埋沟信道的掺杂浓度为 1. 0X1016/cm3。本发明的有益技术效果是可有效降低表面区界面态的热产生暗电流，从而降低 CCD器件总的暗电流，使CCD可在更弱的光照下对目标实现成像。
图1、现有的CXD器件结构示意图； 图2、本发明的CCD器件结构示意图一； 图3、本发明的CXD器件结构示意图二。
具体实施例方式现有的CXD结构的结构为衬底1，设置于衬底1之上的埋沟信道6 (埋沟信道6 又有N型和P型之分)，设置于埋沟信道6之上的SW2层3，设置于SW2层3之上的多个多晶硅电极5 (每个CXD单元所包含的多晶硅电极5数可以是3至6个)，相邻两个多晶硅电极5之间绝缘。现有的埋沟信道6为掺杂浓度单一的整体结构。基于前述的现有结构，CCD在光积分时或CCD信号处于暂存状态时，存储信号电子的那相电极下的SiA层3与埋沟信道6之间的界面电势必须高于衬底1电势，否则信号将会跑到相邻的电极，CCD不能存储信号，电极下的S^2层3与埋沟信道6之间的界面电势与
衬底ι电势不相等，有利于表面区界面态发射电子，产生大量的暗电流，这就是^r数值较
大的原因。为了降低的数值，在前述现有CCD结构基础上，本发明所作的改进为将埋沟
信道6制作为第一埋沟信道6-1和第二埋沟信道6-2两部分，且第二埋沟信道6-2的掺杂浓度低于第一埋沟信道6-1的掺杂浓度，第二埋沟信道6-2的位置正对齐其中一个多晶硅电极5设置，第一埋沟信道6-1的位置与其余的多晶硅电极5相对(也即覆盖其余的多晶硅电极5所对应的区域)，第二埋沟信道6-2的宽度与一个多晶硅电极5的宽度相同。采用本发明的方案后，3102层3与第一埋沟信道6-1之间的界面电势、5102层3与第二埋沟信道6-2之间的界面电势都与衬底1电势相同；由于第二埋沟信道6-2的掺杂浓度低于第一埋沟信道6-1的掺杂浓度，信号电子存储在第一埋沟信道6-1内且不会跑到第二埋沟信道6-2内，由于SiO2层3与第一埋沟信道6-1之间的界面电势、SiO2层3与第二埋沟信道6-2之间的界面电势都与衬底1电势相同，此时界面态处于稳定状态，难以发射电
子，此时的数值可以降低到可以忽略的水平，只剩下Jlis■和的暗电流，可以使其余
参数相同的CCD的总暗电流降低到现有结构的CCD的总暗电流的10%以下，暗电流降低后， CCD可在更弱的光照下对目标实现成像。本发明的改进应用到CCD阵列后所形成的结构是所述CCD单元有多个，多个CCD 单元成列设置；每个CXD单元对应一个第二埋沟信道6-2，相邻两个第二埋沟信道6-2的间隔距离相同。第一埋沟信道6-1和第二埋沟信道6-2的掺杂浓度的优选方案为第一埋沟信道 6-1的掺杂浓度为3. OX IOlfVcm3 ；第二埋沟信道6_2的掺杂浓度为1. OX 1016/cm3。
权利要求
1.一种降低CCD暗电流的CCD单元结构，包括由顺次排列的多个多晶硅电极(5)组成的C⑶单元，与CXD单元对应的埋沟信道(6)，其特征在于埋沟信道(6)由第一埋沟信道(6-1)和第二埋沟信道(6-2)组成，第二埋沟信道(6-2)的掺杂浓度低于第一埋沟信道 (6-1)的掺杂浓度，第二埋沟信道(6-2)的位置正对其中一个多晶硅电极(5)设置，第一埋沟信道(6-1)的位置与其余的多晶硅电极(5)相对，第二埋沟信道(6-2)的宽度与一个多晶硅电极(5)的宽度相同。
2.根据权利要求1所述的降低CCD暗电流的CCD结构，其特征在于所述CCD单元有多个，多个CXD单元成列设置；每个CXD单元对应一个第二埋沟信道(6-2)，相邻两个第二埋沟信道(6-2)的间隔距离相同。
3.根据权利要求1或2所述的降低CCD暗电流的CCD结构，其特征在于第一埋沟信道(6-1)的掺杂浓度为3. 0 X IO1Vcm3 ；第二埋沟信道(6-2 )的掺杂浓度为1.0X 1016/cm3o
全文摘要
本发明公开了一种降低CCD暗电流的CCD单元结构，包括由顺次排列的多个多晶硅电极组成的CCD单元，与CCD单元对应的埋沟信道，其改进在于埋沟信道由第一埋沟信道和第二埋沟信道组成，第二埋沟信道的掺杂浓度低于第一埋沟信道的掺杂浓度，第二埋沟信道的位置正对其中一个多晶硅电极设置，第一埋沟信道的位置与其余的多晶硅电极相对，第二埋沟信道的宽度与一个多晶硅电极的宽度相同。本发明的有益技术效果是可有效降低表面区界面态的热产生暗电流，从而降低CCD器件总的暗电流，使CCD可在更弱的光照下对目标实现成像。
文档编号H01L29/768GK102263130SQ20111016224
公开日2011年11月30日 申请日期2011年6月16日 优先权日2011年6月16日
发明者汪朝敏, 翁雪涛 申请人:中国电子科技集团公司第四十四研究所