专利名称：画素结构及其制作方法
技术领域：
本发明是有关于一种画素结构及其制作方法，且特别是有关于一种面线切换型 (Plane to Line Switching, PLS)显示器的画素结构及其制作方法。
背景技术：
目前市场对于薄膜晶体管液晶显示面板(TFT liquid crystal display panel) 皆朝向高对比、无灰阶反转、高亮度、高色饱和度、快速反应以及广视角等方向发展。常见的广视角技术包括扭转向列型(twisted nematic, TN)液晶加上广视角膜(wide viewing film)、共平面切换型(in-plane switching, IPS)液晶显示面板、边界电场切换型(fringe field switching, FFS)液晶显示面板与多域垂直配向型(multi-domain vertical alignment, MVA)液晶显示面板。以边界电场切换型液晶显示面板为例，其因具有最低的视角色彩失真(意即低色偏)与高透过率等光学特性，目前被广泛使用于各种电子设备当中做为平面显示装置。于中小尺寸面板当中，为使画素结构的开口率增加，目前发展出与边界电场切换型控制原理相同的出面线切换型(Plane to Line Switching, PLS)的设计，两者的差异仅在于画素电极与共通电极的配置方式。美国专利US 7663724B2揭露一种面线切换型显示器的画素结构的设计，其是依序形成半导体层、画素电极、源极/汲极、保护层及共通电极层，而完成画素结构的制作。由于此设计是先形成画素电极而后在形成源极/汲极，因此源极或汲极会覆盖局部画素电极。再者，于形成源极/汲极之后，通常会透过通道回蚀刻(back-channel etch)的干式步骤，以将位于源极/汲极之间下方的部分半导体层移除，可避免高漏电流(off current)的情况产生。然而，于此通道回蚀刻(back-channel etch)的干式步骤的过程中，易因电浆轰击的方式而使得画素电极产生残渣或碎屑，而这些画素电极的残渣或碎屑会影响半导体层的组件特性以及后续所形成之保护层的平整度，进而影响整体显示器的显示质量。此外，此画素结构的制作需采用六道光罩制程，相对于目前一般的五道光罩制程而言，其制作成本较高。因此，如何解决画素电极的残渣或碎屑所产生的问题以及减少光罩的使用数量成为重要的研发方向之一。
发明内容
本发明提供一种画素结构及其制作方法，可解决习知画素电极的残渣或碎屑所产生的问题，并可以降低画素结构制程中所使用的光罩数目，进而降低其制作成本。本发明提出一种画素结构的制作方法，其包括下述步骤。依序形成一闸极、一闸绝缘层、一半导体层以及一导电层于一基板上。形成一第一图案化光阻层于导电层上，其中第一图案化光阻层暴露出部分闸绝缘层，且包括多个第一光阻区块以及多个第二光阻区块，
4且每一第二光阻区块的厚度小于每一第一光阻区块的厚度。减少第一图案化光阻层的厚度，直到第二光阻区块被完全移除，而暴露出部分导电层。形成一画素电极层于部分闸绝缘层、剩余的第一图案化光阻层以及部分导电层上。形成一第二光阻层于部分画素电极层上， 其中第一图案化光阻层与第二光阻层互不重迭。以第二光阻层为一蚀刻罩幕，移除暴露于第二光阻层之外的部分画素电极层及其下方的部分导电层与部分半导体层，以于导电层定义出一第一电极区块及一第二电极区块，于半导体层定义出一通道区。移除剩余的第一图案化光阻层与第二光阻层，以暴露出第一电极区块、第二电极区块与画素电极层。形成一保护层以覆盖于第一电极区块、第二电极区块、通道区、画素电极层及部分闸绝缘层。形成一共通电极层于部分保护层上。在本发明的一实施例中，上述形成第一图案化光阻层的步骤，包括形成一第一光阻层于导电层上；提供一灰阶光罩于第一光阻层的上方，其中灰阶光罩具有至少一透光区、 多个半透光区以及多个遮光区；以及以灰阶光罩对第一光阻层进行一曝光步骤及一显影步骤，以形成第一图案化光阻层，其中第一光阻区块的位置分别对应遮光区的位置，而第二光阻区块的位置分别对应半透光区的位置。在本发明的一实施例中，上述画素结构的制作方法，更包括于减少第一图案化光阻层的厚度之前，以第一图案化光阻层为一蚀刻罩幕，进行一蚀刻制程，以暴露出部分闸绝缘层，其中被暴露出的部分闸绝缘层的位置对应透光区的位置。在本发明的一实施例中，上述减少第一图案化光阻层的厚度的方法包括进行一灰化(ashing)制程。在本发明的一实施例中，上述画素电极层的材质包括铟锡氧化物(indium tin oxide, IT0)或铟锌氧化物(indium zinc oxide, IZO)。在本发明的一实施例中，上述第一电极区块与第二电极区块是位于剩余的第一图案化光阻层的下方，且配置于信道区的两侧上。在本发明的一实施例中，上述移除剩余的第一图案化光阻层与第二光阻层的方法包括掀离(lift-off)制程。本发明提出一种画素结构，其配置于一基板上。画素结构包括一闸极、一闸绝缘层、一半导体层、一导电层、一画素电极层、一保护层以及一共通电极层。闸极配置于基板上。间绝缘层配置于基板上且覆盖间极。半导体层配置于间绝缘层上，且具有一通道区。导电层配置于半导体层上，且包括一第一电极区块及一第二电极区块，其中第一电极区块与第二电极区块位于通道区的两侧上。画素电极层配置于导电层上，且局部覆盖第二电极区块。保护层覆盖导电层、画素电极层及通道区。共通电极层配置于部分保护层上。在本发明的一实施例中，上述的画素电极层的材质包括铟锡氧化物(indium tin oxide, IT0)或铟锌氧化物(indium zinc oxide, IZO)。在本发明的一实施例中，上述的第一电极区块为一源极区块，而第二电极区块为一汲极区块。基于上述，由于本发明的画素结构的制作方法是先形成画素电极层于导电层上之后，再定义出第一电极区块(即源极)、第二电极区块(即汲极)以及半导体层的通道区。相较于习知技术而言，本发明除了可减少光罩的使用数目，以降低制作成本之外，亦可解决习知画素电极的残渣或碎屑所产生的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式
作详细说明如下。
图IA至图IH为本发明的一实施例的一种画素结构的制作方法的剖面示意图。主要组件符号说明
10 基板
20 第一光阻层
20a 第一图案化光阻层
22 第一光阻区块
24 第二光阻区块
30 灰阶光罩
32 透光区
34 半透光区
36 遮光区
40 第二光阻层
100 画素结构
110 闸极
120 闸绝缘层
130 半导体层
132 通道区
140 导电层
142 第一电极区块
144 第二电极区块
150 画素电极
160 保护层
170 共通电极层
Tl 第一厚度
T2 第二厚度
T3 第三厚度。
具体实施例方式图IA至图IH为本发明的一实施例的一种画素结构的制作方法的剖面示意图。请
先参考图1A，本实施例的画素结构的制作方法包括以下步骤。首先，依序形成一闸极110、
一闸绝缘层120、一半导体层130、一导电层140及一第一光阻层20于一基板10上。其中，
基板10例如是一玻璃基板、一可挠性基板或其它适当材质的基板，于此不加以限制。接着，请参考图1B，提供一灰阶光罩30于第一光阻层20的上方，其中灰阶光罩30
具有至少一透光区32、多个半透光区34以及多个遮光区36。接着，以灰阶光罩30对第一
6光阻层20进行一曝光步骤及一显影步骤，以形成一第一图案化光阻层20a。于此，第一图案化光阻层20a包括多个第一光阻区块22以及多个第二光阻区块M，其中每一第二光阻区块 24的一第二厚度T2小于每一第一光阻区块22的一第一厚度Tl，且每一第一光阻区块22 的位置分别对应灰阶光罩30的遮光区36的位置，而每一第二光阻区块M的位置分别对应灰阶光罩30的半透光区34的位置。接着，请再参考图1B，以第一图案化光阻层20a为一蚀刻罩幕，进行一蚀刻制程， 以暴露出部分闸绝缘层120，其中被暴露出的部分闸绝缘层120的位置对应灰阶光罩30之透光区32的位置。接着，请同时参考图IB与图1C，减少第一图案化光阻层20a的厚度，直到第二光阻区块M被完全移除，而暴露出部分导电层140。此时，第一图案化光阻层20a具有小于第一厚度Tl的一第三厚度T3。于此，减少第一图案化光阻层20a的厚度的方法例如是进行一灰化(ashing)制程。接着，请参考图1D，形成一画素电极层150于部分闸绝缘层120、剩余的第一图案化光阻层20a以及部分导电层140上，其中画素电极层150的材质包括铟锡氧化物(indium tin oxide, IT0)或铟锌氧化物(indium zinc oxide, IZO)。接着，请参考图1E，形成一第二光阻层40于部分画素电极层150上，其中第一图案化光阻层20a与第二光阻层40互不重迭。接着，请同时参考图IE与图1F，以第二光阻层40为一蚀刻罩幕，移除暴露于第二光阻层40之外的部分画素电极层150及其下方的部分导电层140与部分半导体层130，以于导电层140定义出一第一电极区块142及一第二电极区块144，而于半导体层130定义出一通道区132。其中，移除暴露于第二光阻层40之外的部分画素电极层150及其下方的部分导电层140与部分半导体层130的方法例如是通道回蚀刻(back-channel etch)的干式制程。于此，第一电极区块142与第二电极区块144是位于剩余的第一图案化光阻层20a 的下方且配置于半导体层130的通道区132的两侧上。此外，第一电极区块142例如为一源极区块，而第二电极区块144例如为一汲极区块。之后，请参考图1G，移除剩余的第一图案化光阻层20a与第二光阻层40，以暴露出第一电极区块142、第二电极区块144与画素电极层150。其中，移除剩余的第一图案化光阻层20a与第二光阻层40的方法例如是掀离制程。最后，请参考图1H，形成一保护层160，以覆盖于第一电极区块142、第二电极区块 144、半导体层130的通道区132、画素电极层150及部分闸绝缘层120。接着，在形成一共通电极层170于部分保护层160上，而完成画素结构100的制作。于结构上，请再参考图1H，本实施例的画素结构100配置于基板10上，其中画素结构100包括闸极110、闸绝缘层120、半导体层130、导电层140、画素电极层150、保护层160 以及共通电极层170。闸极110配置于基板10上。闸绝缘层120配置于基板10上且覆盖闸极110。半导体层130配置于闸绝缘层120上，且具有一通道区132。导电层140配置于半导体层130上，且包括第一电极区块142及第二电极区块144，其中第一电极区块142与第二电极区块144位于半导体层130之通道区132的两侧上，且第一电极区块142例如为一源极区块，而第二电极区块144例如为一汲极区块。画素电极层150配置于导电层140 上，且局部覆盖第二电极区块144。保护层160覆盖导电层140、画素电极层150及半导体层130的通道区132。共通电极层170配置于部分保护层160上。由于本实施例是利用灰阶光罩30来改变制程的顺序，以先形成画素电极层150于导电层140上之后，再定义出导电层140的第一电极区块142与第二电极区块144以及半导体层130的通道区132。因此，本实施例的画素结构100的制作方式不但可以减少一道光罩制程，意即减少光罩的使用数目，而达到降低制作成本的目的之外，亦可解决习知画素电极的残渣或碎屑所产生的问题。此外，于形成画素电极层150时，导电层140还没定义出第一电极区块142与第二电极区块144，意即导电层140仍完整覆盖于半导体层130上，因此画素电极层150于形成的过程中并不会渗入于半导体层130中，可维持半导体层I30的组件特性。综上所述，由于本发明的画素结构的制作方法是先形成画素电极层于导电层上之后，再定义出第一电极区块(即源极)、第二电极区块(即汲极)以及半导体层的通道区。相较于习知技术而言，本发明除了可减少光罩的使用数目，以降低制作成本之外，亦可解决习知画素电极的残渣或碎屑所产生的问题。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种画素结构的制作方法，其特征在于，包括依序形成一闸极、一闸绝缘层、一半导体层以及一导电层于一基板上；形成一第一图案化光阻层于该导电层上，其中该第一图案化光阻层暴露出部分该闸绝缘层，且该第一图案化光阻层包括多个第一光阻区块以及多个第二光阻区块，且各该第二光阻区块的厚度小于各该第一光阻区块的厚度；减少该第一图案化光阻层的厚度，直到该些第二光阻区块被完全移除，而暴露出部分该导电层；形成一画素电极层于部分该间绝缘层、剩余的该第一图案化光阻层以及部分该导电层上；形成一第二光阻层于部分该画素电极层上，其中该第一图案化光阻层与该第二光阻层互不重迭；以该第二光阻层为一蚀刻罩幕，移除暴露于该第二光阻层之外的部分该画素电极层及其下方的部分该导电层与部分该半导体层，以于该导电层定义出一第一电极区块及一第二电极区块，于该半导体层定义出一通道区；移除剩余的该第一图案化光阻层与该第二光阻层，以暴露出该第一电极区块、该第二电极区块与该画素电极层；形成一保护层以覆盖于该第一电极区块、该第二电极区块、该通道区、该画素电极层及部分该间绝缘层；以及形成一共通电极层于部分该保护层上。
2.如权利要求1所述的画素结构的制作方法，其特征在于，其中形成该第一图案化光阻层的步骤，包括形成一第一光阻层于该导电层上；提供一灰阶光罩于该第一光阻层的上方，其中该灰阶光罩具有至少一透光区、多个半透光区以及多个遮光区；以及以该灰阶光罩对该第一光阻层进行一曝光步骤及一显影步骤，以形成该第一图案化光阻层，其中该些第一光阻区块的位置分别对应该些遮光区的位置，而该些第二光阻区块的位置分别对应该些半透光区的位置。
3.如权利要求2所述的画素结构的制作方法，其特征在于，更包括于减少该第一图案化光阻层的厚度之前，以该第一图案化光阻层为一蚀刻罩幕，进行一蚀刻制程，以暴露出部分该间绝缘层，其中被暴露出的部分该间绝缘层的位置对应该透光区的位置。
4.如权利要求1所述的画素结构的制作方法，其特征在于，其中减少该第一图案化光阻层的厚度的方法包括进行一灰化制程。
5.如权利要求1所述的画素结构的制作方法，其特征在于，其中该画素电极层的材质包括铟锡氧化物或铟锌氧化物。
6.如权利要求1所述的画素结构的制作方法，其特征在于，其中该第一电极区块与该第二电极区块是位于剩余的该第一图案化光阻层的下方，且配置于该信道区的两侧上。
7.如权利要求1所述的画素结构的制作方法，其特征在于，其中移除剩余的该第一图案化光阻层与该第二光阻层的方法包括掀离制程。
8.—种画素结构，配置于一基板上，其特征在于，该画素结构包括 一闸极，配置于该基板上；一闸绝缘层，配置于该基板上且覆盖该闸极； 一半导体层，配置于该间绝缘层上，且具有一通道区；一导电层，配置于该半导体层上，且包括一第一电极区块及一第二电极区块，其中该第一电极区块与该第二电极区块位于该通道区的两侧上；一画素电极层，配置于该导电层上，且局部覆盖该第二电极区块； 一保护层，覆盖该导电层、该画素电极层及该通道区；以及一共通电极层，配置于部分该保护层上。
9.如权利要求8所述的画素结构，其特征在于，其中该画素电极层的材质包括铟锡氧化物或铟锌氧化物。
10.如权利要求8所述的画素结构，其特征在于，其中该第一电极区块为一源极区块， 而该第二电极区块为一汲极区块。
全文摘要
本发明公开一种画素结构的制作方法。依序形成一闸极、一闸绝缘层、一半导体层及一导电层于一基板上。形成一包括多个第一光阻区块以及多个第二光阻区块的第一图案化光阻层于导电层上。减少第一图案化光阻层的厚度，直到第二光阻区块被完全移除。形成一画素电极层以及一位于部分画素电极层上的第二光阻层。移除暴露于第二光阻层之外的部分画素电极层以及其下方的部分导电层与部分半导体层，以定义出一第一电极区块、一第二电极区块以及一通道区。移除剩余的第一图案化光阻层与第二光阻层。形成一保护层与一位于部分保护层上的共通电极层。本发明除了可减少光罩的使用数目，以降低制作成本之外，亦可解决习知画素电极的残渣或碎屑所产生的问题。
文档编号H01L27/12GK102244035SQ20111016741
公开日2011年11月16日 申请日期2011年6月21日 优先权日2011年6月21日
发明者邹元昕 申请人:中华映管股份有限公司, 华映光电股份有限公司