专利名称：一种预防刻蚀阻挡层开裂的结构及形成该结构的方法
技术领域：
本发明涉及一种半导体制造领域中刻蚀阻挡层的结构，尤其涉及一种可以预防刻蚀阻挡层开裂的结构以及形成该结构的方法。
背景技术：
随着集成电路特征线宽缩小到90nm以下，人们逐渐引入了高应力氮化硅来提高载流子的电迁移率。氮化硅由于其化学稳定性高、优良的光电性能及强的阻挡Na+扩散等优点，而被广泛应用于半导体器件以及集成电路之中。通过在金属-氧化物_半导体 (N-Mental-Oxide-Semiconductor, NMOS)上面淀积高拉应力氮化硅作为通孔刻蚀停止层 (Contact Etch Stop Layer, CESL)。在中国专利CN102044492A中披露了一种用于制造半导体器件的方法，包括下列步骤提供一衬底；在所述衬底上形成栅极氧化层以及栅电极；在所述栅极氧化层和所述栅电极的侧壁上形成间隙壁绝缘层，同时在所述衬底的背侧形成第一绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，同时在所述第一绝缘层的背侧形成第二绝缘层；在所述衬底上形成源极和漏极；在所述间隙壁上形成蚀刻停止层；在所述蚀刻停止层上形成高应力诱发层；刻蚀所述高应力诱发层以便将其薄化；利用干法刻蚀去除所述薄化的高应力诱发层和蚀刻停止层。在中国专利CN102044437A中披露了一种用于制造半导体器件的方法，包括下列步骤提供一衬底；在所述衬底上形成栅极氧化层以及栅电极；在所述栅极氧化层和所述栅电极的侧壁上形成间隙壁绝缘层，同时在所述衬底的背侧形成第一绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，同时在所述第一绝缘层的背侧形成第二绝缘层；在所述衬底上形成源极和漏极；在所述间隙壁上形成蚀刻停止层；在所述蚀刻停止层上形成高应力诱发层，所述高应力诱发层相对于所述蚀刻停止层的干法刻蚀选择率为40 Γ60 1;刻蚀所述高应力诱发层以便将其薄化；刻蚀所述薄化的高应力诱发层和蚀刻停止层以便将其移除。在中国专利CN102117773A中披露了一种使用应力记忆技术工艺制造半导体器件的方法，方法包括在具有PMOS区域和NMOS区域的半导体衬底上形成栅氧化层和栅极；在所述栅氧化层和栅极上依次沉积侧墙氧化层和侧墙氮化硅层，并对侧墙氮化硅层进行垂直于半导体衬底表面方向的定向刻蚀；在PMOS区域上形成光刻胶层，对NMOS区域进行N+离子注入工艺；以所述光刻胶层为掩膜，去除NMOS区域上的侧墙氧化层；去除PMOS区域上的光刻胶层；在NMOS区域上形成光刻胶层，对PMOS区域进行P+离子注入工艺；去除NMOS区域的光刻胶层；在PMOS区域和NMOS区域上形成缓冲氧化层和高应力氮化硅层；去除PMOS 区域上的高应力氮化硅层；进行尖峰退火工艺；去除NMOS区域上的高应力氮化硅层。在上面提及的制备方法及常见制造方法中，由于生产工艺原因会使得氮化硅薄膜内部具有较高的拉应力。而氮化硅薄膜层厚度不均勻会使得局部拉力较大，如果控制不好的话，在一些应力集中的区域如栅极底部，可能会出现氮化硅薄膜的开裂。从而产生不连续的薄膜，最终不能够达到提高载流子迁移率的效果。
发明内容
本发明提供一种预防刻蚀阻挡层开裂的结构，利用由SACVD制备的二氧化硅具有一定的拉应力和相对应氮化硅较软的特性，预先淀积一层一定厚度的SACVD (Sub-atmospheric Chemical Vapor D印osition，次常压化学汽相沉积)制程的二氧化硅作为缓冲层，从而在一定程度上降低了刻蚀阻挡层由于较高的拉应力而开裂的可能性。为实现上述目的，本发明提供一种预防刻蚀阻挡层开裂的结构，包括
一设置有栅极的半导体基底，所述栅极侧壁及邻近栅极的部分半导体基底上覆盖有侧
掉工回；
一由STI工艺形成的沟槽设置于该半导体基底中，所述沟槽内设有填充物； 一二氧化硅缓冲层覆盖于半导体基底、侧墙及栅极上；以及一层氮化硅通孔刻蚀阻挡层覆盖于二氧化硅缓冲层上。在上述的结构中，所述二氧化硅缓冲层的厚度在3(Γ300Α之间。本发明另外一个目的在于提供形成上述预防刻蚀阻挡层开裂结构的方法，包括以下步骤
在STI工艺形成的浅沟槽所分隔出的有源区内进行CMOS工艺，从而在半导体基板上形成沟槽和栅极，所述沟槽内填充二氧化硅，所述在栅极侧壁及邻近栅极的部分半导体基底上覆盖有侧墙；
在所述半导体基底、侧墙及栅极上喷射沉积一二氧化硅缓冲层，在所述二氧化硅缓冲层上沉积一氮化硅通孔刻蚀阻挡层。上述提供的步骤中，其中二氧化硅缓冲层沉积的温度在30(T50(TC之间。上述提供的步骤中，其中二氧化硅缓冲层沉积的压力在10(T700 torr之间。上述提供的步骤中，其中通过对半导体衬底喷射正硅酸乙脂和臭氧来实现二氧化硅缓冲层的沉积。上述提供的步骤中，其中喷嘴物料出口到半导体基底之间的距离在0. Γ0. 5英寸。上述提供的步骤中，其中正硅酸乙酯的喷射量控制在100(Γ3000毫克/分钟之间。上述提供的步骤中，其中臭氧的喷射流量控制在1000(Γ30000标况毫升/分钟之间。本发明提供的预防刻蚀阻挡层开裂的结构中，利用由SACVD制备的二氧化硅具有一定的拉应力和相对应氮化硅较软的特性，在高拉应力刻蚀阻挡层与半导体器件之间增加一层SACVD制程的二氧化硅作为缓冲层，有效降低刻蚀阻挡层中存在局部高拉应力而开裂的可能性。
图1是本发明提供的一种预防刻蚀阻挡层开裂的结构示意图。
具体实施例方式本发明提供的预防刻蚀阻挡层开裂的结构，包括一设置有栅极的半导体基底，所述栅极侧壁及邻近栅极的部分半导体基底上覆盖有侧墙；由STI工艺形成的沟槽设置于该半导体基底中，所述沟槽内设有填充物；一二氧化硅缓冲层覆盖于半导体基底、侧墙及栅极上；以及一层氮化硅通孔刻蚀阻挡层覆盖于二氧化硅缓冲层上。利用由SACVD (Sub-atmospheric Chemical Vapor D印osition，次常压化学汽相沉积)制备的二氧化硅具有一定的拉应力和相对氮化硅较软的特性，在淀积高拉应力蚀刻阻挡层之前，预先淀积一层一定厚度的SACVD制程的二氧化硅作为缓冲层，从而在一定程度上降低了蚀刻阻挡层由于较高的拉应力而开裂的可能性。SACVD是将两种或两种以上的气态原材料导入到一个反应腔内，然后原料相互之间发生化学反应，从而形成一种新的材料，形成的新材料沉积到晶片的表面上。虽然SACVD 制程简单，但是在反应腔中实际发生的反应是极其复杂的，且受诸多条件的限制。例如反应腔内气体的流量、气体通过晶片的路径、气体的化学成份、一种气体相对于另一种气体的比率、反应腔内的压力、晶片的温度、反应的中间产品起的作用、以及是否需要其它反应室外的外部能量来源加速或诱发想得到的反应等。如图1所示，在本发明提供的预防刻蚀阻挡层开裂结构中，在已形成栅极2的半导体基板3上先淀积一层SACVD制程的二氧化硅缓冲层4，半导体基板3上有沟槽1。之后再在其上淀积高拉应力的氮化硅通孔刻蚀阻挡层5，形成预防刻蚀阻挡层开裂结构后，再对其进行后续的形成金属互联结构工序中。SACVD制程中的二氧化硅缓冲层由TEOS (Tetraethyl Orthosilicate，四乙氧基硅烷或正硅酸乙酯，分子式=Si(OC2H5)4)和臭氧(Ozone，分子式03)进行混合反应，产生的二氧化硅沉积在半导体基底的表面，之后再在二氧化硅缓冲层得上淀积氮化硅通孔刻蚀阻挡层。SACVD TEOS/ozone可以在低温环境下得到完美阶梯覆盖且应力小的薄膜，使得SiO2 能广泛的利用在MEMS (Micro Electro Mechanical Systems，微电子机械系统)制程上。下面对本发明做进行详细描述，以使更好的理解本发明创造，但下述描述并不限制本发明的范围。实施例1
将已形成栅极及侧墙的半导体基板放入沉积反应室，向反应室中通入超高纯度 (99. 99%) TEOS蒸气和臭氧，反应室内保持在400°C、500 torr的压力环境下。超高纯度的 TEOS经由蒸发器蒸发，然后直接经过90°C的加热管，直接经过加热管可以避免TEOS液化。 TEOS蒸气以3000毫克/分钟(mgm，milligram per minute)的量和流量为30000标况毫升 / 分钟(sccm, Standard cubic centimeter per minute)的 O3,在进入喷嘴之前就先进行混合，形成的混合气流体通过喷嘴喷向基板，在半导体基板上慢慢淀积形成一层连续致密的缓冲层，喷嘴到半导体基底之间的距离保持在0. 4英寸。后在二氧化硅层上淀积氮化硅通孔刻蚀阻挡层，即形成了预防刻蚀阻挡层开裂的结构。反应中的臭氧可以是通过纯氧放电而产生的，产生的臭氧气体中会存在一定量的氧气。实施例2
将已形成栅极及侧墙的半导体基板放入沉积反应室，向反应室中通入超高纯度(99. 99%) TEOS蒸气和臭氧，反应室内保持在300°C、600 torr的压力环境下。超高纯度的 TEOS经由蒸发器蒸发，然后直接经过90°C的加热管，直接经过加热管可以避免TEOS液化。 TEOS蒸气以2000毫克/分钟(mgm，milligram per minute)的量和流量为20000标况毫升 / 分钟(sccm, Standard cubic centimeter per minute)的 O3,在进入喷嘴之前就先进行混合，形成的混合气流体通过喷嘴喷向基板，在半导体基板上慢慢淀积形成一层连续致密的缓冲层，喷嘴到半导体基底之间的距离保持在0. 35英寸。后在二氧化硅层上淀积氮化硅通孔刻蚀阻挡层，即形成了预防刻蚀阻挡层开裂的结构。实施例3
将已形成栅极及侧墙的半导体基板放入沉积反应室，向反应室中通入超高纯度 (99. 99%) TEOS蒸气和臭氧，反应室内保持在300°C、200 torr的压力环境下。超高纯度的 TEOS经由蒸发器蒸发，然后直接经过90°C的加热管，直接经过加热管可以避免TEOS液化。 TEOS蒸气以1000毫克/分钟(mgm，milligram per minute)的量和流量为20000标况毫升 / 分钟(sccm, Standard cubic centimeter per minute)的 O3,在进入喷嘴之前就先进行混合，形成的混合气流体通过喷嘴喷向基板，在半导体基板上慢慢淀积形成一层连续致密的缓冲层，喷嘴到半导体基底之间的距离保持在0. 1英寸。后在二氧化硅层上淀积氮化硅通孔刻蚀阻挡层，即形成了预防刻蚀阻挡层开裂的结构。本发明提供的预防刻蚀阻挡层开裂的结构是在淀积高拉应力刻蚀阻挡层之前，预先淀积一层一定厚度的SACVD制程的二氧化硅作为缓冲层，从而在一定程度上降低了刻蚀阻挡层由于较高的拉应力而开裂的可能性。形成的预防刻蚀阻挡层开裂结构，可直接用于后续的形成金属互联结构工序中。整个实施工艺简单，可以容易的跟传统互连整合。以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种预防刻蚀阻挡层开裂的结构，其特征在于，包括一设置有栅极的半导体基底，所述栅极侧壁及邻近栅极的部分半导体基底上覆盖有侧掉工回；一由STI工艺形成的沟槽设置于该半导体基底中，所述沟槽内设有填充物； 一二氧化硅缓冲层覆盖于半导体基底、侧墙及栅极上；以及一层氮化硅通孔刻蚀阻挡层覆盖于二氧化硅缓冲层上。
2.根据权利要求1所述的结构，其特征在于，所述二氧化硅缓冲层的厚度在3CT300A之间。
3.一种形成权利要求1所述预防刻蚀阻挡层开裂结构的方法，其特征在于，包括以下步骤在STI工艺形成的浅沟槽所分隔出的有源区内进行CMOS工艺，从而在半导体基板上形成沟槽和栅极，所述沟槽内填充二氧化硅，所述在栅极侧壁及邻近栅极的部分半导体基底上覆盖有侧墙；在所述半导体基底、侧墙及栅极上喷射沉积一二氧化硅缓冲层，在所述二氧化硅缓冲层上沉积一氮化硅通孔刻蚀阻挡层。
4.根据权利要求3所述的方法，其特征在于，二氧化硅缓冲层沉积的温度在30(T50(TC 之间。
5.根据权利要求3所述的方法，其特征在于，二氧化硅缓冲层沉积的压力在10(Γ700 torr之间。
6.根据权利要求3所述的方法，其特征在于，通过对半导体衬底喷射正硅酸乙脂和臭氧来实现二氧化硅缓冲层的沉积。
7.根据权利要求6所述的方法，其特征在于，喷嘴物料出口到半导体基底之间的距离在0.广0.5英寸。
8.根据权利要求6所述的方法，其特征在于，正硅酸乙酯的喷射量控制在100(Γ3000毫克/分钟之间。
9.根据权利要求6所述的方法，其特征在于，臭氧的喷射流量控制在1000(Γ30000标况毫升/分钟之间。
全文摘要
本发明提供一种预防刻蚀阻挡层开裂的结构，包括一设置有栅极的半导体基底，所述栅极侧壁及邻近栅极的部分半导体基底上覆盖有侧墙；一由STI工艺形成的沟槽设置于该半导体基底中，所述沟槽内设有填充物；一二氧化硅缓冲层覆盖于半导体基底、侧墙及栅极上；以及一层氮化硅通孔刻蚀阻挡层覆盖于二氧化硅缓冲层上。本发明利用由SACVD制备的二氧化硅具有一定的拉应力和相对应氮化硅较软的特性，在高拉应力刻蚀阻挡层与半导体器件之间增加一层SACVD制程的二氧化硅作为缓冲层，有效降低刻蚀阻挡层中存在局部高拉应力而开裂的可能性。
文档编号H01L27/092GK102446918SQ201110235258
公开日2012年5月9日 申请日期2011年8月17日 优先权日2011年8月17日
发明者张文广, 徐强, 郑春生, 陈玉文 申请人:上海华力微电子有限公司