专利名称：半导体器件及其形成方法
技术领域：
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术：
随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内元件的密度会随之增加，而元件尺寸以及零件或元件之间的间距会随之缩小。以前仅受限于光刻技术定义结构的能力，将器件的几何尺寸做小较为困难，随着技术的发展，现有的器件的尺寸可以做到更小，然而限制因素也越来越多。例如，当导电图案之间的距离缩小时，任意两相邻的导电图案所产生的电容会增加。此增加的电容会导致导电图案间的电容耦合上升，从而增加电力消耗并提高电阻-电容(RC)时间常数。因此，半导体集成电路性能以及功能是否可以不断的改良取决于正在开发的具有低介电常数的材料。由于具有最低介电常数的材料为空气(k = 1.0)，通常会形成空气间隙来进一步降低互连层内的K值。现有技术在互连层中空气间隙的形成方法，包括:请参考图1，提供半导体衬底100 ;形成覆盖所述半导体衬底100的刻蚀阻挡层101 ;形成覆盖所述刻蚀阻挡层101的层间介质层103 ;形成位于所述层间介质层103表面的图形化的光刻胶层105 ；请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述层间介质层103和刻蚀阻挡层101，形成沟槽107 ；请参考图3，去除所述图形化的光刻胶层，暴露出所述层间介质层103表面；在去除所述图形化的光刻胶层后，采用沉积工艺形成覆盖所述沟槽107侧壁的牺牲层109 ；请参考图4，向所述沟槽内填充导电金属，形成金属线层111 ；请参考图5，去除所述牺牲层，形成开口 113。请参考图6，形成覆盖所述金属线层111并横跨所述开口的绝缘层115，所述绝缘层115和所述开口共同构成空气间隙114。然而，采用现有技术的半导体器件的RC效应仍然较大，半导体集成电路性能较差。更多关于在半导体器件的形成方法请参考公开号为US20110018091的美国专利。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，半导体器件的RC效应较现有技术小，半导体集成电路性能好。为解决上述问题，本发明提供了一种半导体器件形成方法，包括:提供基底，所述基底表面形成有第一层间介质层，所述第一层间介质层表面形成有第二层间介质层，以及贯穿所述第一层间介质层和第二层间介质层厚度的沟槽；对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理，分别形成第一牺牲层和第二牺牲层，所述第一牺牲层的宽度大于所述第二牺牲层宽度；
形成第一牺牲层和第二牺牲层后，填充满所述沟槽形成金属线层；形成金属线层后，去除所述第一牺牲层和第二牺牲层形成开口，所述开口包括底部的第一子开口和顶部的第二子开口，所述第一子开口的口径大于第二子开口的口径；形成覆盖所述第二层间介质层、且横跨所述开口的绝缘层。可选地，所述第二子开口的口径比第一子开口的口径小5_20nm。可选地，所述第一层间介质层和第二层间介质层的材料为含碳的低K介质材料，所述第一层间介质层中的碳的原子百分比含量为a%，所述第二层间介质层中的碳的原子百分比含量为b%,且a < b。可选地，所述a和b的关系为:l/5b < a < b。可选地，对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理的方法为氧化处理工艺。可选地，所述氧化处理工艺的工艺参数范围为:氧气的流量为50SCCm-2000SCCm，温度为30-250°C，压强为50毫托-100托。可选地，对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理的方法为等离子处理工艺。可选地，所述等离子处理工艺通入的气体为氧气。可选地，所述等离子处理工艺的工艺参数范围为:功率为100-300W，压强为10毫托-200毫托，温度为20-60°C，通入的气体的流量为50-500sccm。可选地，去除所述第一牺牲层和第二牺牲层的工艺为干法或湿法刻蚀工艺。可选地，采用湿法刻蚀工艺去除所述第一牺牲层和第二牺牲层时，采用的化学试剂包括HF。可选地，所述湿法刻蚀的工艺参数范围为:质量分数为0.1 % -5%的HF，刻蚀时间为2-10分钟。本发明的实施例还提供了一种半导体器件，包括:基底；位于所述基底表面、至少两个相互分立的金属线层；位于相邻两个金属线层之间的两个分立的开口，所述开口包括底部的第一子开口和顶部的第二子开口，所述第一子开口的口径大于第二子开口的口径；位于所述两个分立的开口之间的层间介质层；覆盖所述层间介质层、且横跨所述开口的绝缘层。可选地，所述层间介质层包括基底表面的第一层间介质层和位于所述第一层间介质层表面的第二层间介质层，其中，所述第一层间介质层和第二层间介质层的材料为含碳的低K介质材料，所述第一层间介质层中的碳的原子百分比含量为a%，所述第二层间介质层中的碳的原子百分比含量为13%，且a < b。可选地，所述a和b的关系为:l/5b < a < b。可选地，还包括:位于相邻两个金属线层之间的基底表面的刻蚀阻挡层，所述层间介质层位于刻蚀阻挡层表面。与现有技术相比，本发明具有以下优点:由于第一层间介质层中的含碳量小于第二层间介质层中的含碳量，后续对所述第一层间介质层和第二层间介质层进行处理时，形成的第一牺牲层的宽度大于第二牺牲层的宽度，后续去除第一牺牲层和第二牺牲层后，形成的第一子开口的口径大于第二子开口的口径，即形成的开口顶部的口径小，而底部的口径大，后续形成绝缘层时，用于形成绝缘层的材料会以第二层间介质层作为沉积衬底进行沉积，而不会通过第二子开口掉落到开口内，形成的绝缘层的质量好，所述开口和绝缘层构成的空气间隙的形状也不会受到影响，形成的半导体器件的集成电路的性能好。并且，半导体器件中，开口顶部的口径小，而底部的口径大，开口与绝缘层构成的空气间隙较大，互连结构中的K值小，RC效应较小，半导体器件的集成电路的性能好。
图1-图6是现有技术的半导体器件形成过程的剖面结构示意图；图7是本发明实施例的半导体器件形成方法的流程示意图；图8-13是本发明实施例的半导体器件形成过程的剖面结构示意图。
具体实施例方式正如背景技术所述，现有技术的半导体器件的RC效应仍然较大，半导体集成电路性能较差。经过研究，发明人发现，现有技术在形成开口时，若开口的尺寸(宽度)过大，后续形成绝缘层时，用于形成绝缘层的材料会掉落在开口内，绝缘层的沉积困难，很难形成覆盖所述金属线层并横跨开口的绝缘层，即使形成了绝缘层，空气间隙的质量也大大受到了影响。因此，受到后续沉积工艺的限制，现有技术形成的空气间隙的尺寸(宽度)通常较小。所述尺寸小的空气间隙能够降低的互连结构中的K值较为有限，所述半导体器件的RC效应仍然较大，半导体集成电路性能较差。经过进一步研究，发明人发现，如果形成一种口径小、但底部口径较大的开口，后续形成绝缘层时，用于形成绝缘层的材料不会掉落在开口内，而是以开口两侧的层间介质层为沉积基底进行沉积形成绝缘层，不仅解决了后续绝缘层的沉积困难的问题，所述开口与绝缘层形成的空气间隙的尺寸也较大，有效降低了半导体器件的RC效应，提高了半导体集成电路性能。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。请参考图7，本发明实施例的半导体器件的形成方法，包括:步骤S201，提供基底，所述基底表面形成有第一层间介质层，所述第一层间介质层表面形成有第二层间介质层，以及贯穿所述第一层间介质层和第二层间介质层厚度的沟槽；步骤S203，对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理，分别形成第一牺牲层和第二牺牲层，所述第一牺牲层的宽度大于所述第二牺牲层宽度；步骤S205，形成第一牺牲层和第二牺牲层后，填充满所述沟槽形成金属线层；步骤S207，形成金属线层后，去除所述第一牺牲层和第二牺牲层形成开口，所述开口包括底部的第一子开口和顶部的第二子开口，所述第一子开口的口径大于第二子开口的口径；步骤S209，形成覆盖所述第二层间介质层、且横跨所述开口的绝缘层。具体请参考图8-图13，图8-图13示出了本发明的实施例中半导体器件的形成过程的剖面结构示意图。请参考图8，提供基底300 ;所述基底300表面形成有刻蚀阻挡层301 ;所述刻蚀阻挡层301表面形成有第一层间介质层303 ;所述第一层间介质层303表面形成有第二层间介质层305 ;所述第二层间介质层305表面形成有硬掩膜层307，所述硬掩膜层307定义出沟槽的位置、形状和大小。其中，所述基底300用于为后续工艺提供工作平台，所述基底300与所述刻蚀阻挡层接触的部分为绝缘材料。所述基底300内还可以有晶体管等。所述刻蚀阻挡层301用于后续保护基底300在形成沟槽309时不被损坏，所述刻蚀阻挡层301的材料为SiN或TiN，所述刻蚀阻挡层301的形成工艺为沉积工艺，例如物理或化学气相沉积。所述第一层间介质层303和第二层间介质层305用于隔离相邻的金属线层，并为后续形成空气间隙提供平台。所述第一层间介质层303和第二层间介质层305的形成工艺为沉积工艺，例如物理或化学气相沉积工艺，在此不再赘述。所述第一层间介质层303和第二层间介质层305的材料为含碳的低K介质材料，例如SiCOH。发明人发现，现有技术在形成开口时，若开口的尺寸(宽度)过大，后续形成绝缘层时，用于形成绝缘层的材料会掉落在开口内，绝缘层的沉积困难，很难形成覆盖所述金属线层并横跨开口的绝缘层，即使形成了绝缘层，空气间隙的质量也大大受到了影响。因此，受到后续沉积工艺的限制，现有技术形成的空气间隙的尺寸(宽度)通常较小。所述尺寸小的空气间隙能够降低的互连结构中的K值较为有限，所述半导体器件的RC效应仍然较大，半导体集成电路性能较差。经过进一步研究，发明人发现，对于含碳(C)量不同的层间介质层进行处理时，形成的牺牲层的厚度也不相同。控制层间介质层中的含碳量，后续可以形成一种口径小、但底部口径较大的开口，后续形成绝缘层时，用于形成绝缘层的材料不会掉落在开口内，而是以开口两侧的层间介质层为沉积基底进行沉积形成绝缘层，不仅解决了后续绝缘层的沉积困难的问题，所述开口与绝缘层形成的空气间隙的尺寸也较大，有效降低了半导体器件的RC效应，提高了半导体集成电路性能。因此，在本发明的实施例中，所述第一层间介质层303中的碳的原子百分比含量为a%，所述第二层间介质层305中的碳的原子百分比含量为13%，且a < b。更进一步的，经过研究发明人发现，当a和b的关系为l/5b < a < b时，后续形成的空气间隙更好，半导体器件的RC效应更低。在本发明的实施例中，所述第一层间介质层303的厚度为500-2000A,所述第二层间介质层305的厚度为300-800A。所述硬掩膜层307用于作为后续形成沟槽时的掩膜，所述硬掩膜层307内具有与所述沟槽的形状、大小和位置相对应的图形。所述硬掩膜层307的形成工艺为沉积工艺，例如物理或化学气相沉积。所述硬掩膜层307的材料为TiN或SiN。需要说明的是，在本发明的其他实施例中，所述基底300表面还可以仅形成有第一层间介质层303、位于所述第一层间介质层303表面的第二层间介质层305和位于所述第二层间介质层305表面的硬掩膜层307。请参考图9，形成贯穿所述硬掩膜层307、第二层间介质层305、第一层间介质层303和刻蚀阻挡层301厚度的沟槽309。所述沟槽309用于后续填充导电材料形成金属线层，以实现信号的传输。所述沟槽309的形成工艺为干法刻蚀，所述沟槽309的具体形成步骤包括:依次刻蚀所述硬掩膜层307、第二层间介质层305、第一层间介质层303和刻蚀阻挡层301。需要说明的是，在本发明的其他实施例中，所述沟槽309还可以采用单图形或双重图形的大马士革工艺形成，工艺更加简单。由于采用大马士革工艺形成沟槽的工艺已为本领域技术人员所熟知，在此不再赘述。在本发明的其他实施例中，当所述基底300表面仅形成有第一层间介质层303、第二层间介质层305和硬掩膜层307时，所述沟槽309贯穿所述硬掩膜层307、第二层间介质层305和第一层间介质层303的厚度。请参考图10，对沟槽309侧壁的部分所述第一层间介质层303和第二层间介质层305进行处理，分别形成第一牺牲层311和第二牺牲层313，所述第一牺牲层311的宽度大于所述第二牺牲层313宽度。发明人发现，由于所述第一层间介质层303和第二层间介质层305中的含碳量不同，采用适当的处理工艺对所述沟槽309侧壁的部分所述第一层间介质层303和第二层间介质层305进行处理，后续形成的第一牺牲层311和第二牺牲层313的宽度也会不同。在本发明的实施例中，对沟槽309侧壁的部分所述第一层间介质层303和第二层间介质层305进行处理的方法为氧化处理工艺或等离子处理工艺。在本发明的一个实例中，对沟槽309侧壁的部分所述第一层间介质层303和第二层间介质层305进行处理的方法为氧化处理工艺。所述氧化处理工艺的工艺参数范围为:氧气的流量为50sccm-2000sccm，温度为30_250°C，压强为50毫托-100托。在本发明的另一个实例中，对沟槽309侧壁的部分所述第一层间介质层303和第二层间介质层305进行处理的方法为等离子处理工艺。所述等离子处理工艺通入的气体为氧气，所述等离子处理工艺的工艺参数范围为:功率为100-300W，压强为10毫托-200毫托，温度为20-60°C，通入的气体的流量为50-500sccm。所述第一牺牲层311和第二牺牲层313后续被去除形成开口(未图示)，其中，所述第一牺牲层311后续被去除形成第一子开口(未图示)，所述第二牺牲层313后续被去除形成第二子开口(未图示)。由于第一层间介质层303中的碳的原子百分比含量大于所述第二层间介质层305中的碳的原子百分比含量，经氧化处理或等离子处理工艺后，形成的第一牺牲层311和第二牺牲层313的材料为氧化硅，且所述第一牺牲层311的宽度大于第二牺牲层313的宽度。在本发明的实施例中，所述第一牺牲层311的宽度为20nm，所述第二牺牲层313的宽度为IOnm0请参考图11，形成第一牺牲层311和第二牺牲层313后，填充满所述沟槽形成金属线层315。所述金属线层315用于传递信号，所述金属线层315的材料为导电材料，例如铜、钛、钽、钨等。所述金属线层315的形成过程为:采用沉积工艺例如物理或化学气相沉积工艺沉积覆盖所述基底300和硬掩膜层的导电薄膜(未图示)；然后采用化学机械抛光工艺(CMP)对所述导电薄膜进行化学机械抛光，直至暴露出所述第二层间介质层305和第二牺牲层313，形成金属线层315。需要说明的是，在化学机械抛光工艺过程中，所述硬掩膜层被去除。请参考图12，形成金属线层315后，去除所述第一牺牲层和第二牺牲层形成开口，所述开口包括底部的第一子开口 317和顶部的第二子开口 319，所述第一子开口 317的口径大于第二子开口 319的口径。去除所述第一牺牲层和第二牺牲层的工艺为干法或湿法刻蚀工艺。在本发明的实施例中，采用湿法刻蚀工艺去除所述第一牺牲层和第二牺牲层，所述湿法刻蚀工艺采用的化学试剂包括HF，其工艺参数范围为:质量分数为0.1 %-5%的HF，刻蚀时间为2-10分钟。所述第一子开口 317和所述第二子开口 319共同构成开口，位于顶部的第二子开口 319的口径小于第一子开口 317的口径，例如第二子开口 319的口径比第一子开口 317的口径小5-20nm，后续形成绝缘层时，用于形成绝缘层的材料不会掉落在开口内，而是以开口两侧的第二层间介质层305为沉积基底进行沉积形成绝缘层，解决了后续绝缘层的沉积困难的问题。在本发明的实施例中，第二子开口 319的口径比第一子开口 317的口径小10nm，后续形成的绝缘层的质量好，空隙间隙的质量好。请参考图13，形成覆盖所述第二层间介质层305、且横跨所述开口的绝缘层321。所述绝缘层321用于隔离相邻层间的金属线层315。所述绝缘层321的形成工艺为沉积工艺，例如物理或化学气相沉积工艺，所述绝缘层321的材料为二氧化硅等常见的绝缘材料，在此不再赘述。所述绝缘层321和开口之间的区域构成空气间隙(未标示)，以降低互连结构中的K值。在本发明的实施例中，由于形成的开口顶部的第二子开口 319的口径小而底部的第一子开口 317的口径较大，因此后续形成的空气间隙也是顶部的口径小而底部的口径较大，有效起到了降低互连结构中K值的作用，降低了 RC效应，提高了半导体集成电路的性能。上述步骤完成后，本发明实施例的半导体器件的制作完成。本发明的实施例利用对不同含碳量的层间介质层处理时，形成的牺牲层的厚度不同，后续去除牺牲层厚可以形成包括第一子开口和第二子开口的开口，形成的第二子开口的口径小于第一子开口的口径，所述第二子开口的两侧具有第二层间介质层，可以作为后续形成绝缘层时的沉积基底，用于形成绝缘层的材料不会掉落在开口内，解决了现有技术中形成横跨大口径的开口的绝缘层时遇到的沉积困难的问题，并且由于第一子开口的口径较大，利于后续形成较大的空气间隙，降低了互连结构中的K值，降低了 RC效应，提高了半导体集成电路的性能。相应的，请继续参考图13，本发明的实施例还提供了一种半导体器件，包括:基底300 ；位于所述基底300表面、至少两个相互分立的金属线层315 ；位于相邻两个金属线层315之间的两个分立的开口(未标示)，所述开口包括底部的第一子开口 317和顶部的第二子开口 319，所述第一子开口 317的口径大于第二子开口319的口径；
位于所述两个分立的开口之间的层间介质层(未标示)；覆盖所述层间介质层、且横跨所述开口的绝缘层321。其中，所述基底300用于为后续工艺提供工作平台；所述金属线层315用于传递信号，所述金属线层315的材料为导电材料，例如铜、钛、钽、钨等；所述开口用于形成空气间隙，所述开口包括第一子开口 317和第二子开口 319，且所述第二子开口 319的口径小于所述第一子开口 317的口径，利于绝缘层321的沉积；所述绝缘层321用于隔离相邻层间的金属线层311，所述绝缘层321的材料为二氧化硅等常见的绝缘材料。所述层间介质层包括基底300表面的第一层间介质层303和位于所述第一层间介质层303表面的第二层间介质层305，其中，所述第一层间介质层303和第二层间介质层305的材料为含碳的低K介质材料，所述第一层间介质层303中的碳的原子百分比含量为a%，所述第二层间介质层305中的碳的原子百分比含量为13%，且3 < b。在本发明的实施例中，所述a和b的关系为l/5b < a < bo需要说明的是，在本发明的实施例中，所述半导体器件还可以包括:位于相邻两个金属线层315之间的基底300表面的刻蚀阻挡层301，所述层间介质层位于刻蚀阻挡层301表面。所述刻蚀阻挡层301用于作为刻蚀工艺形成沟槽(未标示)时的刻蚀停止层，保护基底300不被破坏，所述沟槽用于后续填充导电材料形成金属线层315。本发明实施例的半导体器件，具有较大的空气间隙，互连结构中的K值低，降低了RC效应，提高了半导体集成电路的性能。综上，由于第一层间介质层中的含碳量小于第二层间介质层中的含碳量,后续对所述第一层间介质层和第二层间介质层进行处理时，形成的第一牺牲层的宽度大于第二牺牲层的宽度，后续去除第一牺牲层和第二牺牲层后，形成的第一子开口的口径大于第二子开口的口径，即形成的开口顶部的口径小，而底部的口径大，后续形成绝缘层时，用于形成绝缘层的材料会以第二层间介质层作为沉积衬底进行沉积，而不会通过第二子开口掉落到开口内，形成的绝缘层的质量好，所述开口和绝缘层构成的空气间隙的形状也不会受到影响，形成的半导体器件的集成电路的性能好。并且，半导体器件中，开口顶部的口径小，而底部的口径大，开口与绝缘层构成的空气间隙较大，互连结构中的K值小，RC效应较小，半导体器件的集成电路的性能好。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种半导体器件的形成方法，其特征在于，包括: 提供基底，所述基底表面形成有第一层间介质层，所述第一层间介质层表面形成有第二层间介质层，以及贯穿所述第一层间介质层和第二层间介质层厚度的沟槽； 对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理，分别形成第一牺牲层和第二牺牲层，所述第一牺牲层的宽度大于所述第二牺牲层宽度； 形成第一牺牲层和第二牺牲层后，填充满所述沟槽形成金属线层； 形成金属线层后，去除所述第一牺牲层和第二牺牲层形成开口，所述开口包括底部的第一子开口和顶部的第二子开口，所述第一子开口的口径大于第二子开口的口径； 形成覆盖所述第二层间介质层、且横跨所述开口的绝缘层。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二子开口的口径比第一子开口的口径小5-20nm。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一层间介质层和第二层间介质层的材料为含碳的低K介质材料，所述第一层间介质层中的碳的原子百分比含量为a%，所述第二层间介质层中的碳的原子百分比含量为13%，且a < b。
4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述a和b的关系为:l/5b < a < bo
5.如权利要求1所述的半导体器件的形成方法，其特征在于，对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理的方法为氧化处理工艺。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述氧化处理工艺的工艺参数范围为:氧气的流量为50sccm-2000sccm，温度为30-250°C，压强为50毫托-100托。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理的方法为等离子处理工艺。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述等离子处理工艺通入的气体为氧气。
9.如权利要求7所述的半导体器件的形成方法，其特征在于，所述等离子处理工艺的工艺参数范围为:功率为100-300W，压强为10毫托-200毫托，温度为20_60°C，通入的气体的流量为50_500sccm。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述第一牺牲层和第二牺牲层的工艺为干法或湿法刻蚀工艺。
11.如权利要求10所述的半导体器件的形成方法，其特征在于，采用湿法刻蚀工艺去除所述第一牺牲层和第二牺牲层时，采用的化学试剂包括HF。
12.如权利要求10所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀的工艺参数范围为:质量分数为0.1% -5%的HF，刻蚀时间为2-10分钟。
13.一种半导体器件，包括: 基底； 位于所述基底表面、至少两个相互分立的金属线层； 位于相邻两个金属线层之 间的两个分立的开口，所述开口包括底部的第一子开口和顶部的第二子开口，所述第一子开口的口径大于第二子开口的口径； 位于所述两个分立的开口之间的层间介质层；覆盖所述层间介质层、且横跨所述开口的绝缘层。
14.如权利要求13所述的半导体器件，其特征在于，所述层间介质层包括基底表面的第一层间介质层和位于所述第一层间介质层表面的第二层间介质层，其中，所述第一层间介质层和第二层间介质层的材料为含碳的低K介质材料，所述第一层间介质层中的碳的原子百分比含量为a%，所述第二层间介质层中的碳的原子百分比含量为13%，且a < b。
15.如权利要求14所述的半导体器件，其特征在于，所述a和b的关系为:l/5b< a< b0
16.如权利要求13所述的半导体器件，其特征在于，还包括:位于相邻两个金属线层之间的基底表面的刻蚀阻挡层， 所述层间介质层位于刻蚀阻挡层表面。
全文摘要
一种半导体器件的形成方法，包括提供基底，所述基底表面依次形成有第一层间介质层、第二层间介质层，以及贯穿上述层间介质层厚度的沟槽；对沟槽侧壁的部分所述第一层间介质层和第二层间介质层进行处理，分别形成第一牺牲层和第二牺牲层，第一牺牲层的宽度大于第二牺牲层宽度；形成第一牺牲层和第二牺牲层后，填充满所述沟槽形成金属线层；形成金属线层后，去除第一牺牲层和第二牺牲层形成开口，所述开口包括底部的第一子开口和顶部的第二子开口，所述第一子开口的口径大于第二子开口的口径；形成覆盖所述第二层间介质层、且横跨所述开口的绝缘层。相应的，还提供了一种采用上述方法形成的半导体器件，RC效应低，半导体集成电路的性能好。
文档编号H01L23/525GK103178000SQ20111043144
公开日2013年6月26日 申请日期2011年12月20日 优先权日2011年12月20日
发明者洪中山 申请人:中芯国际集成电路制造(上海)有限公司