专利名称：具有p埋层的SOI nLDMOS器件单元的制作方法
技术领域：
本实用新型属于半导体技术领域，涉及一种具有P埋层(BPL)的SOI (绝缘层上半导体)nLDMOS (η沟道横向双扩散金属_氧化物_半导体场效应晶体管)器件单元的结构。
背景技术：
SOI nLDMOS器件由于其较高的集成度、较高的工作频率和温度、较强的抗辐照能力、极小的寄生效应、较低的成本以及较高的可靠性，作为无触点高频功率电子开关或功率放大器、驱动器在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子和射频通信等领域具有广泛应用。常规SOI nLDMOS是在SOI衬底的n_型漂移区上形成场氧化层；在近源极端采用双离子注入及退火推进自对准掺杂技术形成短沟道nMOSFET及多晶硅栅场板，附加P+离子注入掺杂实现p-well ；由多晶硅栅引出栅极金属引线，n+p+区引出源极金属引线；在近漏极端通过磷离子注入掺杂形成η型缓冲区，在该掺杂去进行大剂量高能磷、砷离子注入形成漏极区并引出金属漏极。该SOI nLDMOS器件中由于隐埋氧化层的存在衬底不参与耐压，当器件工作应用中遇到电压尖峰时，器件容易被击穿，严重影响了器件的耐压性能，同时较厚的埋氧层将影响器件的散热，不利于提高器件和系统的可靠性。
发明内容本实用新型的目的在于针对现有技术的不足，提供一种具有P埋层的SOI nLDMOS 器件单元，通过引入纵向的反向偏置pn结承受器件绝大部分纵向耐压，从而为提高器件的横向耐压性能大大拓展了空间。本实用新型包括ρ型半导体衬底、隐埋氧化层、P埋层区、η型轻掺杂漂移区，隐埋氧化层覆盖在P型半导体衬底上，P埋层区覆盖在隐埋氧化层上，η型轻掺杂漂移区覆盖在 P埋层区上。在η型轻掺杂漂移区顶部的两侧分别嵌入ρ型阱区和η型缓冲区；ρ型阱区的顶部嵌入η型源区和ρ型欧姆接触区，η型源区和ρ型欧姆接触区相接，η型源区设置在ρ型欧姆接触区与η型缓冲区之间；η型缓冲区的顶部嵌入η型漏区，η型源区与η型漏区之间顺序间隔有P型阱区、η型轻掺杂漂移区和η型缓冲区。η型源区的顶部设置有第一场氧化层，ρ型阱区的顶部设置有栅氧化层，η型轻掺杂漂移区的顶部设置有第二场氧化层，栅氧化层设置在第一场氧化层和第二场氧化层之间，栅氧化层的两侧分别与第一场氧化层和第二场氧化层相接；栅氧化层覆盖了相邻的η 型源区顶部的一部分、P型阱区的一部分以及η型轻掺杂漂移区顶部的一部分；第二场氧化层覆盖了相邻的η型轻掺杂漂移区顶部的一部分、η型缓冲区的顶部以及η型漏区顶部的一部分。ρ型欧姆接触区的顶部设置有金属源极，栅氧化层的顶部设置有η型多晶硅栅极， η型漏区的顶部设置有金属漏极；金属源极覆盖了 ρ型欧姆接触区的顶部、η型源区顶部的一部分和第一场氧化层顶部的一部分；η型多晶硅栅极覆盖了栅氧化层的顶部以及第二场氧化层顶部的一部分，并且与第一场氧化层相接；金属漏极覆盖了 η型漏区的顶部的一部分以及第二场氧化层顶部的一部分。本实用新型在常规SOI nLDMOS器件结构的η型轻掺杂漂移区与隐埋氧化层间引入P埋层区，在器件漏极接高电位时，η型轻掺杂漂移区与P埋层区间的反向ρη结形成的耗尽层能够承受器件绝大部分纵向耐压，提高了器件的耐压性能，同时使用薄埋氧层能够提高器件的散热性能，提高有利于提高器件和系统的可靠性。
图1为本实用新型的结构示意图；图2为图1的俯视图；图3为图1的A-A截面示意图；图4为图1的B-B截面示意图。
具体实施方式
如图1、2、3和4所示，一种具有ρ埋层的SOI nLDMOS器件单元，包括ρ型半导体衬底1、隐埋氧化层2、ρ埋层区3、η型轻掺杂漂移区4，隐埋氧化层2覆盖在ρ型半导体衬底1上，P埋层区3覆盖在隐埋氧化层2上，η型轻掺杂漂移区4覆盖在ρ埋层区3上。在η型轻掺杂漂移区4顶部两侧分别嵌入ρ型阱区5和η型缓冲区14，其中ρ型阱区5为ρ型较重掺杂半导体区，η型缓冲区14为η型较重掺杂半导体区；ρ型阱区5的顶部嵌入η型源区6和ρ型欧姆接触区7，η型源区6和ρ型欧姆接触区7相接，η型源区 6设置在ρ型欧姆接触区7与η型缓冲区14之间；η型缓冲区14的顶部嵌入η型漏区13， η型源区6与η型漏区13之间顺序间隔有ρ型阱区5、η型轻掺杂漂移区4和η型缓冲区 14 ；所述的ρ型欧姆接触区7为ρ型重掺杂形成，η型源区6和η型漏区13为η型重掺杂形成。η型源区6的顶部设置有第一场氧化层9-1，ρ型阱区5的顶部设置有栅氧化层 10，η型轻掺杂漂移区4的顶部设置有第二场氧化层9-2，栅氧化层10设置在第一场氧化层 9-1和第二场氧化层9-2之间，栅氧化层10的两侧分别与第一场氧化层9-1和第二场氧化层9-2相接；栅氧化层10覆盖了相邻的η型源区6顶部的一部分、ρ型阱区5的一部分以及η型轻掺杂漂移区4顶部的一部分；第二场氧化层9-2覆盖了相邻的η型轻掺杂漂移区 4顶部的一部分、η型缓冲区14的顶部以及η型漏区13顶部的一部分。ρ型欧姆接触区7的顶部设置有金属源极8，栅氧化层10的顶部设置有η型多晶硅栅极11，η型漏区13的顶部设置有金属漏极12 ；金属源极8覆盖了 ρ型欧姆接触区7的顶部、η型源区6顶部的一部分和第一场氧化层9-1顶部的一部分；η型多晶硅栅极11覆盖了栅氧化层10的顶部以及第二场氧化层9-2顶部的一部分，并且与第一场氧化层9-1相接；金属漏极12覆盖了 η型漏区13的顶部的一部分以及第二场氧化层9-2顶部的一部分。
权利要求1.具有P埋层的SOI nLDMOS器件单元，包括P型半导体衬底(1)、隐埋氧化层O)、ρ 埋层区(3)、η型轻掺杂漂移区，其特征在于隐埋氧化层( 覆盖在P型半导体衬底(1)上，P埋层区C3)覆盖在隐埋氧化层(2) 上，η型轻掺杂漂移区⑷覆盖在ρ埋层区(3)上；在η型轻掺杂漂移区(4)顶部两侧分别嵌入ρ型阱区( 和η型缓冲区(14) ；ρ型阱区 (5)的顶部嵌入η型源区(6)和ρ型欧姆接触区(7)，η型源区(6)和ρ型欧姆接触区(7) 相接，η型源区(6)设置在ρ型欧姆接触区(7)与η型缓冲区(14)之间；η型缓冲区(14) 的顶部嵌入η型漏区(13)，η型源区(6)与η型漏区(13)之间顺序间隔有ρ型阱区(5)、 η型轻掺杂漂移区(4)和η型缓冲区(14)；η型源区(6)的顶部设置有第一场氧化层(9-1)，ρ型阱区(5)的顶部设置有栅氧化层 (10)，η型轻掺杂漂移区的顶部设置有第二场氧化层(9-2)，栅氧化层(10)设置在第一场氧化层(9-1)和第二场氧化层(9- 之间，栅氧化层(10)的两侧分别与第一场氧化层 (9-1)和第二场氧化层(9- 相接；栅氧化层(10)覆盖了相邻的η型源区(6)顶部的一部分、P型阱区(5)的一部分以及η型轻掺杂漂移区(4)顶部的一部分；第二场氧化层(9-2) 覆盖了相邻的η型轻掺杂漂移区(4)顶部的一部分、η型缓冲区(14)的顶部以及η型漏区 (13)顶部的一部分；P型欧姆接触区(7)的顶部设置有金属源极(8)，栅氧化层(10)的顶部设置有η型多晶硅栅极(11)，η型漏区(1 的顶部设置有金属漏极(1 ；金属源极(8)覆盖了 ρ型欧姆接触区(7)的顶部、η型源区(6)顶部的一部分和第一场氧化层(9-1)顶部的一部分；11型多晶硅栅极(11)覆盖了栅氧化层(10)的顶部以及第二场氧化层(9- 顶部的一部分，并且与第一场氧化层(9-1)相接；金属漏极(1 覆盖了 η型漏区(13)的顶部的一部分以及第二场氧化层(9- 顶部的一部分。
专利摘要本实用新型涉及一种具有p埋层的SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型在隐埋氧化层上下两侧分别设置p埋层区和p型半导体衬底，p埋层区上设置n型轻掺杂漂移区，轻掺杂漂移区顶部两侧分别设置p型阱区和n型缓冲区，阱区中设置n+型源区和p+型欧姆接触区，缓冲区中设置n+型漏区。器件上部设置有栅氧化层、两个场氧化层、n型多晶硅栅极以及金属层。本实用新型处于阻断态时，n型轻掺杂漂移区与p埋层区之间形成的反向偏置pn结能够承受器件绝大部分纵向耐压，大大拓展了器件横向耐压性能的改善空间，同时薄埋氧层更有利于器件的散热，有助于明显提高器件最高环境工作温度、降低器件散热要求。
文档编号H01L29/78GK201966214SQ20112006021
公开日2011年9月7日 申请日期2011年3月10日 优先权日2011年3月10日
发明者刘怡新, 吴倩倩, 孔令军, 张海鹏, 汪洋, 许生根, 赵伟立 申请人:杭州电子科技大学