专利名称：具有p埋层的横向沟道soi ligbt器件单元的制作方法
技术领域：
本实用新型属于半导体技术领域，涉及一种具有P埋层的横向沟道SOI (绝缘层上的硅)LIGBT (横向绝缘栅双极晶体管)器件单元。
背景技术：
SOI LIGBT器件由于其较小的体积、重量，较高的工作温度和较强的抗辐照能力， 较低的成本和较高的可靠性，作为无触点功率电子开关或功率驱动器在智能电力电子、高温环境电力电子、空间电力电子和交通工具电力电子等技术等领域中具有广泛应用。常规 SOI LIGBT是在SOI衬底的n_漂移区上形成场氧化层；在近阴极区端采用双离子注入多晶硅自对准掺杂技术形成短沟道nMOSFET及多晶硅栅极与栅场板，附加P+离子注入掺杂实现 p-well阱欧姆接触；由多晶硅栅引出栅极金属引线，n+p+区引出阴极金属引线；在近阳极端通过磷离子注入掺杂形成η型缓冲区，在该η型缓冲区内进行两步ρ型杂质注入形成轻掺杂P阳极区及其P+重掺杂第二 P阱欧姆接触区，并引出阳极金属引线与阳极金属场板。该 SOI LIGBT器件是在均勻掺杂的顶层硅膜上外延η—漂移区。这种器件结构的纵向耐压不高，很容易优先纵向击穿，严重限制器件横向耐压的改善；采用厚隐埋氧化层提高纵向耐压时会严重加剧自加热效应，导致器件热特性明显恶化。
发明内容本实用新型的目的在于针对现有技术的不足，提供一种具有很高纵向耐压的SOI LIGBT器件单元，从而在无需厚隐埋氧化层条件下显著改善SOI LIGBT器件的纵向击穿特性，并为进一步改善器件横向耐压创造条件；同时确保器件具有优良的热特性。本实用新型包括ρ型半导体衬底、隐埋氧化层、P埋层区、η型轻掺杂漂移区，隐埋氧化层覆盖在P型半导体衬底上，P埋层区覆盖在隐埋氧化层上，η型轻掺杂漂移区覆盖在 P埋层区上。在η型轻掺杂漂移区顶部两侧分别嵌入第一 ρ型阱区和η型缓冲区，第一 P型阱区的顶部嵌入η型阴极区和第一 P阱欧姆接触区，η型阴极区和第一 P阱欧姆接触区相接， η型阴极区设置在第一 P阱欧姆接触区与η型缓冲区之间；η型缓冲区的顶部嵌入第二 P型阱区和阳极短路点区，第二 P型阱区和阳极短路点区相接，第二 P型阱区设置在阳极短路点区与第一 P型阱区之间；第二 P型阱区的顶部嵌入第二 P阱欧姆接触区，第二 P阱欧姆接触区与阳极短路点区相接。第一 P阱欧姆接触区的顶部设置有阴极金属电极，阳极短路点区的顶部设置有阳极金属电极，η型阴极区的顶部设置有第一场氧化层，η型轻掺杂漂移区的顶部设置有第二场氧化层，第一 P型阱区的顶部设置有栅氧化层，栅氧化层的顶部设置有η型多晶硅栅极； 阴极金属电极覆盖了相邻的第一P阱欧姆接触区的顶部，以及η型阴极区顶部的一部分；栅氧化层覆盖了相邻的η型阴极区顶部的一部分、第一 ρ型阱区的顶部，以及η型轻掺杂漂移区顶部的一部分；第二场氧化层覆盖了相邻的η型轻掺杂漂移区顶部的一部分、η型缓冲区的顶部、第二 ρ型阱区的顶部，以及第二 P阱欧姆接触区顶部的一部分；阳极金属电极覆盖了相邻的阳极短路点区的顶部，第二 P阱欧姆接触区顶部的一部分，以及第二场氧化层顶部的一部分；η型多晶硅栅极覆盖了相邻的栅氧化层的顶部，以及第二场氧化层顶部的一部分；第一场氧化层覆盖了相邻的η型阴极区顶部的一部分、η型多晶硅栅极的顶部，以及第二场氧化层顶部的一部分，第一场氧化层分别与阴极金属电极和栅氧化层相接。本实用新型由于采用隐埋P型层，极大的提高了器件的纵向耐压，改善了器件的纵向击穿特性，从而大大拓展了器件横向耐压的改进空间，使器件能够适应更高压，更大电流的工作条件；同时有利于通过减薄隐埋氧化层进一步减弱器件的自加热效应，改善器件的热特性。
图1为本实用新型的结构示意图；图2为图1的俯视图；图3为图1的A-A截面示意图；图4为图1的B-B截面示意图。
具体实施方式
如图1、2、3和4所示，一种具有P埋层的横向沟道SOI LIGBT器件单元，包括ρ型半导体衬底1、隐埋氧化层2、ρ埋层区3、η型轻掺杂漂移区4，隐埋氧化层2覆盖在ρ型半导体衬底1上，P埋层区3覆盖在隐埋氧化层2上，η型轻掺杂漂移区4覆盖在ρ埋层区3 上。在η型轻掺杂漂移区4顶部两侧分别嵌入第一 ρ型阱区5和η型缓冲区16，其中第一 P型阱区5为P型较重掺杂半导体区，η型缓冲区16为η型较重掺杂半导体区；第一 P型阱区5的顶部嵌入η型阴极区6和第一 P阱欧姆接触区7，η型阴极区6和第一 P阱欧姆接触区7相接，η型阴极区6设置在第一 P阱欧姆接触区7与η型缓冲区16之间；η型缓冲区16的顶部嵌入第二 ρ型阱区15和阳极短路点区14，第二 ρ型阱区15和阳极短路点区 14相接，第二 ρ型阱区15设置在阳极短路点区14与第一 ρ型阱区5之间，其中第二 ρ型阱区15为ρ型较重掺杂半导体区，阳极短路点区14为η型重掺杂半导体区；第二 ρ型阱区 15的顶部嵌入第二 P阱欧姆接触区13，第二 P阱欧姆接触区13与阳极短路点区14相接。第一 P阱欧姆接触区7的顶部设置有阴极金属电极9，阳极短路点区14的顶部设置有阳极金属电极12，η型阴极区6的顶部设置有第一场氧化层8-1，η型轻掺杂漂移区4 的顶部设置有第二场氧化层8-2，第一 ρ型阱区5的顶部设置有栅氧化层10，栅氧化层10的顶部设置有η型多晶硅栅极11 ；阴极金属电极9覆盖了相邻的第一 P阱欧姆接触区7的顶部，以及η型阴极区6顶部的一部分；栅氧化层10覆盖了相邻的η型阴极区6顶部的一部分、第一 P型阱区5的顶部，以及η型轻掺杂漂移区4顶部的一部分；第二场氧化层8-2覆盖了相邻的η型轻掺杂漂移区4顶部的一部分、η型缓冲区16的顶部、第二 ρ型阱区15的顶部，以及第二 P阱欧姆接触区13顶部的一部分；阳极金属电极12覆盖了相邻的阳极短路点区14的顶部，第二 P阱欧姆接触区13顶部的一部分，以及第二场氧化层8-2顶部的一部分；η型多晶硅栅极11覆盖了相邻的栅氧化层10的顶部，以及第二场氧化层8-2顶部的一部分；第一场氧化层8-1覆盖了相邻的η型阴极区6顶部的一部分、η型多晶硅栅极11的顶部，以及第二场氧化层8-2顶部的一部分，第一场氧化层8-1分别与阴极金属电极9和栅氧化层10相接。
权利要求1.具有P埋层的横向沟道SOI LIGBT器件单元，包括P型半导体衬底(1)、隐埋氧化层 O)、P埋层区(3)、η型轻掺杂漂移区0)，其特征在于隐埋氧化层( 覆盖在P型半导体衬底(1)上，P埋层区C3)覆盖在隐埋氧化层(2) 上，η型轻掺杂漂移区⑷覆盖在ρ埋层区(3)上；在η型轻掺杂漂移区(4)顶部两侧分别嵌入第一 ρ型阱区( 和η型缓冲区(16)；第一P型阱区(5)的顶部嵌入η型阴极区(6)和第一 P阱欧姆接触区(7)，η型阴极区(6)和第一 P阱欧姆接触区(7)相接，η型阴极区(6)设置在第一 P阱欧姆接触区(7)与η型缓冲区(16)之间；11型缓冲区(16)的顶部嵌入第二 ρ型阱区(15)和阳极短路点区(14)，第二P型阱区(15)和阳极短路点区(14)相接，第二 ρ型阱区(15)设置在阳极短路点区(14) 与第一 P型阱区(5)之间；第二 ρ型阱区(15)的顶部嵌入第二 P阱欧姆接触区(13)，第二 P阱欧姆接触区(13)与阳极短路点区(14)相接；第一 P阱欧姆接触区(7)的顶部设置有阴极金属电极(9)，阳极短路点区(14)的顶部设置有阳极金属电极(12)，η型阴极区(6)的顶部设置有第一场氧化层(8-1)，η型轻掺杂漂移区的顶部设置有第二场氧化层(8-2)，第一 ρ型阱区(5)的顶部设置有栅氧化层 (10)，栅氧化层(10)的顶部设置有η型多晶硅栅极(11)；阴极金属电极(9)覆盖了相邻的第一 P阱欧姆接触区(7)的顶部，以及η型阴极区(6)顶部的一部分；栅氧化层(10)覆盖了相邻的η型阴极区(6)顶部的一部分、第一 ρ型阱区(5)的顶部，以及η型轻掺杂漂移区 (4)顶部的一部分；第二场氧化层(8- 覆盖了相邻的η型轻掺杂漂移区(4)顶部的一部分、η型缓冲区(16)的顶部、第二 ρ型阱区(15)的顶部，以及第二 P阱欧姆接触区(13)顶部的一部分；阳极金属电极(1 覆盖了相邻的阳极短路点区(14)的顶部，第二P阱欧姆接触区(1 顶部的一部分，以及第二场氧化层(8- 顶部的一部分；η型多晶硅栅极(11)覆盖了相邻的栅氧化层(10)的顶部，以及第二场氧化层(8- 顶部的一部分；第一场氧化层 (8-1)覆盖了相邻的η型阴极区(6)顶部的一部分、η型多晶硅栅极(11)的顶部，以及第二场氧化层(8- 顶部的一部分，第一场氧化层(8-1)分别与阴极金属电极(9)和栅氧化层 (10)相接。
专利摘要本实用新型涉及一种具有P埋层的横向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型顺序包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区；n型轻掺杂漂移区顶部两侧嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区的顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有阴极金属电极和阳极金属电极，n型阴极区的顶部设置有第一场氧化层，n型轻掺杂漂移区的顶部设置有第二场氧化层。本实用新型提高了器件的纵向耐压，改善了器件的纵向击穿特性，使器件能够适应更高压、更大电流的工作条件，并改善器件的热特性。
文档编号H01L29/739GK202058737SQ201120060220
公开日2011年11月30日 申请日期2011年3月10日 优先权日2011年3月10日
发明者刘怡新, 吴倩倩, 孔令军, 张海鹏, 汪洋, 赵伟立, 齐瑞生 申请人:杭州电子科技大学