一种半导体器件的制造方法、半导体器件和电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法、半导体器件和电子装置。
【背景技术】
[0002]在半导体技术领域中，对于鳍型场效应晶体管(FinFET)，NMOS与PMOS通常需要不同的功函数层-金属栅极叠层结构，以满足长沟道器件的阈值电压的要求。
[0003]随着沟道长度缩小到14nm或10nm，形成金属栅极时的间隙填充变成了一个大问题。为提高良率，需要简化上述的NMOS与PMOS采用不同的功函数金属栅极叠层结构的技术方案，使NMOS与PMOS采用相同的功函数层-金属栅极的叠层结构，即，采用单一的功函数层-金属栅极的叠层结构。
[0004]目前，有几种简化“多种功函数层-金属栅极(mult1-WFMG)工艺”的方法用于半导体器件的制造。其中一个方法是:先通过外延生长法在PMOS区形成锗硅(SiGe)沟道，然后使用单一的功函数金属栅极叠层结构(single WFMG stack),这可以实现多种功函数金属栅极叠层结构的功能。还有一种方法是:先形成单一的功函数金属栅极叠层结构，然后在单一的功函数金属栅极叠层结构内进行离子注入(注入As、Al)来调节NMOS或PMOS的功函数，从而实现多种功函数金属栅极叠层结构的功能。
[0005]然而，上述第一种方法需要进行锗硅沟道外延工艺，而外延工艺的相关工艺非常不易于控制。上述第二种方法则存在难以控制阈值电压失配的问题，会导致阈值电压随机波动。
[0006]由此可见，上述两种采用单一的功函数金属栅极叠层结构的半导体器件的制造方法，均在某些方面难以满足实际生产的需要。为解决这一问题，有必要提出一种新的半导体器件的制造方法、半导体器件和电子装置。
【发明内容】
[0007]针对现有技术的不足，本发明提供一种半导体器件的制造方法、半导体器件和电子装置。
[0008]在本发明的一个实施例中，提供一种半导体器件的制造方法，所述方法包括:
[0009]步骤SlOl:提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区形成鳍型结构；
[0010]步骤S102:在所述半导体衬底上形成位于所述鳍型结构两侧的浅沟槽隔离；
[0011]步骤S103:通过离子注入工艺在位于所述PMOS区的所述鳍型结构内注入锗原子，以形成用于调节PMOS的功函数的锗硅层；
[0012]步骤S104:在所述PMOS区和所述NMOS区形成包括功函数层与金属栅极的叠层结构。
[0013]可选地，在所述步骤S103中，所述离子注入工艺采用高温高束流离子注入机完成。
[0014]可选地，在所述步骤S103中，所述离子注入工艺的温度为300-400°C。
[0015]可选地，所述步骤S103包括:
[0016]步骤S1031:在所述半导体衬底上形成覆盖所述NMOS区且暴露所述PMOS区的硬掩膜；
[0017]步骤S1032:利用所述硬掩膜进行离子注入，在位于所述PMOS区的所述鳍型结构内注入锗原子以形成锗硅层。
[0018]可选地，在所述步骤S1032中，所述离子注入从位于所述PMOS区的所述鳍型结构的两侧分别依次进行。
[0019]可选地，在所述步骤S103中，在所述步骤S1032之后还包括步骤S1033:
[0020]进行热氧化工艺处理，以提高锗原子在位于所述PMOS区的所述鳍型结构内靠近表面的位置的浓度。
[0021]可选地，所述步骤S102包括:
[0022]步骤S1021:在所述半导体衬底上沉积介电材料；
[0023]步骤S1022:通过CMP工艺去除所述介电材料高于所述鳍型结构的部分，以形成浅沟槽隔离；
[0024]步骤S1023:对所述浅沟槽隔离进行回刻蚀，以暴露出所述鳍型结构的至少一部分侧壁。
[0025]可选地，所述沉积采用的方法为可流动的化学气相沉积法。
[0026]可选地，在所述步骤SlOl中，形成所述鳍型结构的方法包括刻蚀法。
[0027]可选地，在所述步骤S104中，所述叠层结构在所述NMOS区与所述PMOS区的结构相同。
[0028]在本发明的另一个实施例中，提供了一种半导体器件，该半导体器件包括半导体衬底以及位于所述半导体衬底的NMOS区与PMOS区的鳍型结构，还包括位于所述PMOS区的所述鳍型结构内部的用于调节PMOS的功函数的锗硅层。
[0029]可选地，所述锗硅层位于所述PMOS区的所述鳍型结构的内部靠近表面的位置。
[0030]可选地，所述半导体器件还包括位于所述半导体衬底之上且位于所述鳍型结构的两侧的浅沟槽隔离。
[0031]可选地，所述半导体器件还包括位于PMOS区与NMOS区的包括功函数层与金属栅极的叠层结构，其中，所述叠层结构在所述NMOS区与所述PMOS区的结构相同。
[0032]在本发明的再一个实施例中，提供一种电子装置，该电子装置包括如上所述的半导体器件。
[0033]本发明的半导体器件的制造方法，通过对位于PMOS区的鳍型结构进行离子注入形成锗硅层，可以实现对PMOS的功函数的调整，有利于提高器件的性能和良率。本发明的半导体器件，采用前述方法制造，因而相对于现有技术具有更好的性能。本发明的电子装置，采用了前述的半导体器件，因而同样具有上述优点。
【附图说明】
[0034]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0035]附图中:
[0036]图1A至IE为本发明实施例一的半导体器件的制造方法的相关步骤形成的结构的首丨J视图;
[0037]图2为本发明实施例一的半导体器件的制造方法的一种示意性流程图；
[0038]图3为本发明实施例二的半导体器件的一种剖视图；
[0039]图4为本发明实施例三的电子装置一种结构示意图。
【具体实施方式】
[0040]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0041]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0042]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接至『或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0043]空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征