因此，本实施例的方法可以简化工艺，提高制得的半导体器件的性能和良率。
[0078]简言之，本实施例的半导体器件的制造方法，通过对PMOS区的鳍型结构进行离子注入形成锗硅层，可以实现对PMOS的功函数的调整，可以采用单一的功函数金属栅极叠层结构完成半导体器件的制造，并可以提高器件的性能和良率。
[0079]图2示出了本发明实施例提出的半导体器件的制造方法的一种示意性流程图。具体包括:
[0080]步骤SlOl:提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区形成鳍型结构；
[0081]步骤S102:在所述半导体衬底上形成位于所述鳍型结构两侧的浅沟槽隔离；
[0082]步骤S103:通过离子注入工艺在位于所述PMOS区的所述鳍型结构内注入锗原子，以形成用于调节PMOS的功函数的锗硅层；
[0083]步骤S104:在所述PMOS区和所述NMOS区形成包括功函数层与金属栅极的叠层结构。
[0084]实施例二
[0085]本实施例提供一种半导体器件，其采用实施例一所述的半导体器件的制造方法制得。
[0086]本实施例的半导体器件，如图3所示，包括:半导体衬底100以及位于半导体衬底100的NMOS区与PMOS区的鳍型结构101，还包括位于PMOS区的鳍型结构101的内部的用于调节PMOS的功函数的锗硅层103。
[0087]示例性地，锗硅层103设置在位于PMOS区的鳍型结构101的内部靠近表面的位置。
[0088]在一个实例中，该半导体器件还包括位于半导体衬底100之上且位于鳍型结构101两侧的浅沟槽隔离102。示例性地，浅沟槽隔离102的材料为氧化硅。
[0089]在本实施例中，该半导体器件还可以包括位于PMOS区与NMOS区的包括功函数层与金属栅极的叠层结构。其中，所述叠层结构在NMOS区与PMOS区的结构相同。S卩，该半导体器件采用的为单一的功函数金属栅极叠层结构。
[0090]本实施例的半导体器件，由于在PMOS区的鳍型结构内形成有锗硅层，可以实现对PMOS的功函数的调整，可以采用单一的功函数金属栅极叠层结构，因而具有更好的性能。
[0091]实施例三
[0092]本发明实施例提供一种电子装置300，如图4所示，其包括半导体器件11。其中，半导体器件11为实施例二所述的半导体器件，或根据实施例一所述的半导体器件的制造方法制造的半导体器件。
[0093]本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、V⑶、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括半导体器件11的中间产品。
[0094]本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
[0095]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种半导体器件的制造方法，其特征在于，所述方法包括: 步骤SlOl:提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区形成鳍型结构； 步骤S102:在所述半导体衬底上形成位于所述鳍型结构两侧的浅沟槽隔离； 步骤S103:通过离子注入工艺在位于所述PMOS区的所述鳍型结构内注入锗原子，以形成用于调节PMOS的功函数的锗硅层； 步骤S104:在所述PMOS区和所述NMOS区形成包括功函数层与金属栅极的叠层结构。2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述离子注入工艺采用高温高束流离子注入机完成。3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，所述离子注入工艺的温度为300-400°C。4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括: 步骤S1031:在所述半导体衬底上形成覆盖所述NMOS区且露出所述PMOS区的掩膜层； 步骤S1032:利用所述掩膜层进行离子注入，在位于所述PMOS区的所述鳍型结构内注入锗原子以形成锗硅层，去除所述掩膜层。5.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤S1032中，所述离子注入从位于所述PMOS区的所述鳍型结构的两侧分别依次进行。6.如权利要求4所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，在所述步骤S1032之后还包括步骤S1033: 进行热氧化工艺处理，以提高锗原子在位于所述PMOS区的所述鳍型结构的内部的靠近表面的位置的浓度。7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括: 步骤S1021:在所述半导体衬底上沉积介电材料； 步骤S1022:通过CMP工艺去除所述介电材料高于所述鳍型结构的部分，以形成浅沟槽隔离； 步骤S1023:对所述浅沟槽隔离进行回刻蚀，以暴露出所述鳍型结构的至少一部分侧壁。8.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S1021中，所述沉积采用的方法为可流动的化学气相沉积法。9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤SlOl中，形成所述鳍型结构的方法包括刻蚀法。10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，所述叠层结构在所述NMOS区与所述PMOS区的结构相同。11.一种半导体器件，其特征在于，包括半导体衬底以及位于所述半导体衬底的NMOS区与PMOS区的鳍型结构，还包括位于所述PMOS区的所述鳍型结构的内部的用于调节PMOS的功函数的锗硅层。12.如权利要求11所述的半导体器件，其特征在于，所述锗硅层位于所述PMOS区的所述鳍型结构的内部靠近表面的位置。13.如权利要求11所述的半导体器件，其特征在于，所述半导体器件还包括位于所述半导体衬底之上且位于所述鳍型结构的两侧的浅沟槽隔离。14.如权利要求11所述的半导体器件，其特征在于，所述半导体器件还包括位于所述PMOS区与所述NMOS区的包括功函数层与金属栅极的叠层结构，其中，所述叠层结构在所述NMOS区与所述PMOS区的结构相同。15.一种电子装置，其特征在于，包括如权利要求11所述的半导体器件。
【专利摘要】本发明提供一种半导体器件的制造方法、半导体器件和电子装置，涉及半导体技术领域。该方法包括：步骤S101：提供半导体衬底，在半导体衬底的NMOS区和PMOS区形成鳍型结构；步骤S102：在半导体衬底上形成位于所述鳍型结构两侧的浅沟槽隔离；步骤S103：通过离子注入工艺在位于所述PMOS区的所述鳍型结构内注入锗原子，以形成用于调节PMOS的功函数的锗硅层；步骤S104：在PMOS区和NMOS区形成包括功函数层与金属栅极的叠层结构。该方法通过对PMOS区的鳍型结构进行离子注入形成锗硅层，可以实现对PMOS的功函数的调整，有利于提高器件的性能和良率。本发明的半导体器件采用该方法制造，具有更好的性能。本发明的电子装置包括前述的半导体器件，同样具有上述优点。
【IPC分类】H01L29/78, H01L21/336
【公开号】CN105097513
【申请号】CN201410166586
【发明人】居建华, 俞少峰
【申请人】中芯国际集成电路制造(北京)有限公司, 中芯国际集成电路制造(上海)有限公司
【公开日】2015年11月25日
【申请日】2014年4月24日
【公告号】US20150311125