专利名称：通过外延方法形成fs层的高压igbt的制作方法
技术领域：
通过外延方法形成FS层的高压IGBT技术领域[0001]本实用新型涉及一种高压IGBT，尤其是一种通过外延方法形成FS层的高压IGBT， 属于IGBT的技术领域。
背景技术：
[0002]IGBT,中文名字为绝缘栅双极型晶体管，它是由M0SFET(输入级)和PNP晶体管 (输出级)复合而成的一种器件，既有MOSFET器件驱动功率小和开关速度快的特点(控制和响应)，又有双极型器件饱和压降低而容量大的特点(功率级较为耐用)，频率特性介于 MOSFET与功率晶体管之间，可正常工作于几十kHz频率范围内。[0003]随着IGBT技术的不断发展，为了进一步优化IGBT的性能，其结构设计和工艺技术也发生了较大的变化。至今，IGBT已由第1代发展到了第6代。对IGBT器件结构的改进主要分为表面和垂直两个方向。在表面上，即栅极结构上的变化是把原来的平面栅变成了沟槽栅结构，这种结构是通过在IGBT上挖许多浅而密的沟槽，把栅氧化层和栅极做在沟槽侧壁上而成的，因而MOSFET的沟道就成为沿沟槽侧壁的垂直沟道。这种结构有利于JEFT区电阻和沟道电阻的减小进而使得通态压降减少，同时也增加了电流密度。但是沟槽栅结构也存在缺点，它的工艺较复杂，如果侧壁不光滑还会影响击穿电压降低生产成品率，而且挖槽后会在加工过程中增加芯片的翘曲变形等，难度较大。这个结构的短路能力低，短路安全工作成为问题，沟道宽度过大使得栅电容过大，影响开关速度。上述缺点通过引入PCM(插入式组合元胞)设计而得到解决。即采取宽元胞间距结构来保持短路电流相对较小。同时还采取在P+发射区和N_漂移层之间形成一个N型层，即所谓载流子的储存层，使其能够存储载流子，这个储存层对于改善N—漂移层内的电导，减小V。E(sat)是很有用的。在垂直方向上经历了穿通型到非穿通型到场截止型的变化过程。穿通型结构的V。E(sat)具有负温度系数， 不利于器件的并联使用和热稳定性，而且需要少子寿命控制技术来减小开关时间。同时，因为P+衬底较厚，电流拖尾现象较严重，会大大增加关断损耗，而且材料成本高。因此，NPT非穿通型结构应运而生。其电场未穿通漂移区。这样，在IGBT关断时存储在基区中大量过剩电子能够以扩散流方式穿透极薄的集电区流出道欧姆接触处消失掉，使IGBT迅速关断(或导通)，不需要少子寿命控制技术来提高开关速度。但是，由于输运效率较高而载流子注入系数较差，因而造成了比较高的饱和电压，通态电压比较高。而且，其VCE(sat)具有正温度特性，热阻低，利于应用。材料成本低且需要减薄工艺，但减薄后厚度较厚。综合兼收PT结构和NPT结构二者的优点产生了 FS场阻断结构。此结构电场穿透漂移区到达η+场阻断层， 具有正温度系数，拖尾电流小，通态压降低，不需要少子寿命控制技术，减薄后厚度较薄。沟槽栅场阻断型IGBT集两种优势于一身，它具有最低的功率损耗。单位面积功率损耗减小显著，可以用较小的芯片面积制造出同样额定电流和额定功率的器件，降低制造成本。发明内容[0004]本实用新型的目的是克服现有技术中存在的不足，提供一种通过外延方法形成FS层的高压IGBT，其结构紧凑，工艺步骤简单，制造成本低，功率损耗小。[0005]按照本实用新型提供的技术方案，所述通过外延方法形成FS层的高压IGBT，在半导体IGBT器件的截面上，包括具有第一导电类型的半导体基板，所述半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间形成第一导电类型基区；[0006]所述半导体基板的第二主面上设有第一导电类型缓冲层，所述第一导电类型缓冲层上设有第二导电类型发射区，所述第二导电类型发射区上淀积有金属化集电极；半导体基板的第一主面上设有第二导电类型基区，所述第二导电类型基区在第一导电类型基区内从第一主面向第二主面方向延伸；第二导电类型基区内设有第一导电类型集电区；半导体基板的第一主面上设有绝缘氧化层，所述绝缘氧化层上淀积有导电多晶硅；所述导电多晶硅上淀积有栅电极，半导体基板的第一主面上淀积有发射极，所述发射极与第一导电类型集电区及第二导电类型基区均电性接触。[0007]所述第一导电类型缓冲层及第二导电类型发射区均通过外延方法形成于半导体基板的第二主面上。[0008]所述金属化集电极与第二导电类型发射区欧姆接触。所述半导体基板的材料包括娃。[0009]所述“第一导电类型”和“第二导电类型”两者中，对于N型绝缘栅双极型晶体管 IGBT，第一导电类型指N型，第二导电类型为P型；对于P型绝缘栅双极型晶体管IGBT，第一导电类型与第二导电类型所指的类型与N型绝缘栅双极型晶体管IGBT正好相反。[0010]本实用新型的优点第一导电类型基区的第一主面上设有绝缘氧化层及导电多晶硅，第一导电类型基区内设有环绕绝缘氧化层及导电多晶硅的第二导电类型基区，第二导电类型基区内设有第一导电类型集电区；导电多晶硅上设有栅电极，第一导电类型集电区及第二导电类型基区与发射极电性接触；第一导电类型基区的第二主面上通过外延方法形成第一导电类型缓冲层及第二导电类型发射区，通过外延方法形成第一导电类型缓冲层及第二导电类型发射区后能够降低第一导电类型基区厚度的要求，工艺操作方便，不易致使半导体基板的破碎，可控性高，结构紧凑，降低加工成本及功率损耗，安全可靠。
[0011]图1 图8为本实用新型制造方法的流程图，其中，[0012]图1为形成绝缘氧化层后的剖视图。[0013]图2为得到栅极区的绝缘氧化层与导电多晶硅后的剖视图。[0014]图3为形成第二导电类型基区后的剖视图。[0015]图4为形成第一导电类型集电区后的剖视图。[0016]图5为形成发射极与栅电极后的剖视图。[0017]图6为形成第一导电类型缓冲层后的剖视图。[0018]图7为形成第二导电类型发射区后的剖视图。[0019]图8为形成金属化集电极后的剖视图。
具体实施方式
[0020]下面结合具体附图和实施例对本实用新型作进一步说明。[0021]如图1 图8所示以N型FS-IGBT为例，本实用新型包括N型基区1、P型基区 2、N+缓冲层3、P+发射区4、N+集电区5、绝缘氧化层6、导电多晶硅7、金属化集电极8、发射极9及栅电极10。[0022]如图8所示在所述半导体IGBT器件的截面上，半导体基板包括N型基区1，所述 N型基区1具有两个主面，即第一主面与第二主面。N型基区1的第一主面上设有P型基区 2，所述P型基区2内设有N+集电区5，所述N+集电区5的浓度大于N型基区1的浓度。N 型基区1的中心区设有绝缘氧化层6，所述绝缘氧化层6上设有导电多晶硅7，P型基区2位于N型基区1中心区的外圈，P型基区2环绕绝缘氧化层6及导电多晶硅7 ;N型基区1内的P型基区2通过绝缘氧化层6及所述绝缘氧化层6下方的N型基区1相隔离。N型基区 1的第一主面上设有发射极9及栅电极10，所述栅电极10位于导电多晶硅7上，发射极9 与N+集电区5及P型基区2均电性接触，发射极9与栅电极10为同一制造层，发射极9与栅电极10的材料可以选择铝、铜或金等金属。N型基区1的第二主面上设有N+缓冲层3， 所述N+缓冲层3的浓度大于N型基区1的浓度，但N+缓冲层3的浓度低于N+集电区5的浓度。N+缓冲层3上设有P+发射区4，所述P+发射区4上设有金属化集电极8，所述金属化集电极8与P+发射区4欧姆接触。半导体基板的材料可以选择硅等材料。N+缓冲层3 及P+发射区4可以均通过外延方法形成于N型基区1的第二主面上，P+发射区4也可以通过离子注入的方式形成于N型基区1的第二主面上。所述外延方法可以采用气相淀积等方法。图8中，仅示出了 IGBT器件元胞区的结构，元胞区内的元宝通过导电多晶硅7连接成整体。[0023]以表面结构为平面型的IGBT结构为例，本实用新型的制造方法包括[0024]a、提供具有两个主面的第一导电类型半导体基板，两个主面包括第一主面与第二主面，半导体基板的第一主面与第二主面间包括N型基区1 ；[0025]b、在所述半导体基板的第一主面上生长有绝缘氧化层6，并在所述绝缘氧化层6 上淀积导电多晶硅7;[0026]如图1所示绝缘氧化层6及导电多晶硅7均位于半导体基板的第一主面上，也可以通过在半导体基本的第一主面内刻蚀沟槽，从而形成沟槽型的栅电极结构；绝缘氧化层 6为致密的氧化层，绝缘氧化层6的厚度可以为1000人；[0027]C、选择性地掩蔽和刻蚀导电多晶硅和绝缘氧化层，得到位于栅极区的绝缘氧化层及导电多晶硅；[0028]如图2所示具体地，掩蔽位于N型基区1相对应元胞区内的导电多晶硅7和绝缘氧化层6，刻蚀外圈的导电多晶硅7及绝缘氧化层6，从而能够得到栅极区的绝缘盐湖城6 及导电多晶硅7 ；[0029]d、在半导体基板的第一主面上自对准离子注入，热扩散以在N型基区1内形成P 型基区2;[0030]如图3所示所述自对准注入时选择注入B离子，通过热扩散后在N型基区1内形成P型基区2，所述P型基区2从N型基区1的第一主面上向第二主面方向延伸，且P型基区延伸的距离小于N型基区1的厚度，在截面上，P型基区2形成包围环绕绝缘氧化层6及导电多晶硅7的结构；[0031]e、在半导体基板的第一主面上进行离子注入，退火后在P基区2内形成N+集电区5 ；[0032]如图4所示所述离子注入选择注入As离子，离子注入前，需要在半导体基板的第一主面上涂覆光刻胶，然后通过在光刻胶上开出离子注入的窗口，从而能够在P型基区2内形成N+集电区5 ；离子注入并退火形成N+集电区5后，去除半导体基板第一主面上的光刻胶，以便进行其他工艺步骤的操作；[0033]f、在半导体基板的第一主面上进行金属淀积，选择性地掩蔽和刻蚀后，在半导体基板的第一主面上分别形成发射极9与栅电极10 ；[0034]如图5所示为了形成发射极9及栅电极10，需要在半导体基板的第一主面上进行金属淀积，淀积的金属可以选择铝或金等金属类型，淀积的厚度为4000人，从而能够得到同一制造层形成的发射极9与栅电极10 ；金属层淀积后，通过选择性地掩蔽和刻蚀金属层，就能够形成发射极9与栅电极10，栅电极10位于栅极区的导电多晶硅7上，发射极9位于P型基区2上，且发射极9同时与N+集电区5及P型基区2电性接触；[0035]g、对半导体基板的第二主面进行减薄；[0036]所述对半导体基板第二主面的减薄方法可以为机械抛光，也可以采用其他的形式；对半导体基板第二主面减薄的厚度根据不同耐压要求来进行设计，减薄后能够有利于半导体基板热量的扩散；[0037]h、在上述半导体基板的第二主面上通过外延方法形成N+缓冲层3 ；[0038]如图6所示通过淀积N型材料能够在第二主面上形成N+缓冲层3，N+缓冲层3 的浓度大于N型基区1的浓度；[0039]i、在第一导电类型缓冲层上通过外延或离子注入形成P+发射区4 ；[0040]如图7所示通过在N+缓冲层3上外延或离子注入形成P+发射区4，本实用新型中主要采用外延方法形成P+发射区4 ；[0041]j、在第二导电类型发射区上淀积金属层，形成金属化集电极8 ；[0042]如图8所示所述金属化集电极8与P+发射区4欧姆接触，从而能够形成IGBT的集电极、发射极及栅电极结构。[0043]IGBT器件耐压层结构的不同会造成的器件电压阻断特性的不同。在分析器件正反向电压阻断能力时，我们可以将IGBT纵向结构简化为一个宽基区PNP三极管来分析，当在集电极上的施加正压时，耗尽区主要向掺杂浓度低的η-区内扩展，由于三极管基区较宽， 放大系数很大程度上取决于基区输运系数[0044]a卿 ^ aTransport = cosh-1 (ff/La)[0045]随着外加电压的增大，当W(未耗尽的基区宽度)减小到可以与La (少子双极扩散长度)相比拟时，^anspmt会迅速增大apnp也随之急剧增大，器件的反向电流剧增，进而导致器件发生击穿。但如果我们在N型基区1与ρ+发射区4之间加入一个N+缓冲层3，将电场有效地终止于N+缓冲层3中，就可以保证器件的击穿电压了。由于N+缓冲层3中掺杂浓度较高，根据泊松方程，我们可以知道较薄的N+缓冲层3与较厚的N型基区1在承受耐压方面是相当的。另外，在N+缓冲层3中La要比N型基区1内小的多，因而要保证击穿电压只需外延较薄的一层N+缓冲层3而不需大大增加N型基区1的厚度。[0046]在同样的N型基区1厚度下有N+缓冲层3的耐压层结构可以将器件耐压提高 50% 100%。类似地，相同耐压的PT-IGBT和NPT-IGBT相比，前者具有较薄的高阻区，进而也就减小了器件的通态损耗。因此，N+缓冲层3结构在PT-IGBT设计制造中是很关键的， N+缓冲层3必须能够有效中止耗尽层的电场，但是又不能掺杂太高、厚度太厚，以免影响背面PN结的注入效率。一般来说N+缓冲层3的浓度为lel6cm lel7cm。[0047]IGBT 可以大致分为 PT-IGBT (PunchThrough IGBT)、NPT-IGBT (Non PunchThrough IGBT)和FS-IGBT (Field Stop IGBT)；穿通型IGBT和非穿通型IGBT的区别就是有无缓冲区(缓冲区是介于P+发射区和N-漂移区之间的N+层)，穿通型IGBT (也称为非对称IGBT) 存在缓冲区。电场终止技术的核心是在N型基区1与P+发射区4之间加一个比N型基区 1宽度小而掺杂浓度更高的N+缓冲层3。按照泊松方程使电场强度在该层中迅速减小到零而达到电场终止，同时提高N型基区1的电阻率，从而以较薄的耐压层实现同样的击穿电压。其主要优点是，耐压层的减薄可使通态电阻降低和关断损耗减小，后者是因为通态时存储的载流子总量减少。[0048]本实用新型N型基区1的第一主面上设有绝缘氧化层6及导电多晶硅7，N型基区 1内设有环绕绝缘氧化层6及导电多晶硅7的P型基区2，P型基区2内设有N+集电区5 ； 导电多晶硅7上设有栅电极10，N+集电区5及P型基区2与发射极9电性接触；N型基区 1的第二主面上通过外延方法形成N+缓冲层3及P+发射区4，通过外延方法形成N+缓冲层3及P+发射区4后能够降低N型基区1厚度的要求，工艺操作方便，不易致使半导体基板的破碎，可控性高，结构紧凑，降低加工成本及功率损耗，安全可靠。
权利要求1.一种通过外延方法形成FS层的高压IGBT，在半导体IGBT器件的截面上，包括具有第一导电类型的半导体基板，所述半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间形成第一导电类型基区；其特征是所述半导体基板的第二主面上设有第一导电类型缓冲层，所述第一导电类型缓冲层上设有第二导电类型发射区，所述第二导电类型发射区上淀积有金属化集电极；半导体基板的第一主面上设有第二导电类型基区，所述第二导电类型基区在第一导电类型基区内从第一主面向第二主面方向延伸；第二导电类型基区内设有第一导电类型集电区；半导体基板的第一主面上设有绝缘氧化层，所述绝缘氧化层上淀积有导电多晶硅；所述导电多晶硅上淀积有栅电极，半导体基板的第一主面上淀积有发射极，所述发射极与第一导电类型集电区及第二导电类型基区均电性接触。
2.根据权利要求1所述的通过外延方法形成FS层的高压IGBT，其特征是所述第一导电类型缓冲层及第二导电类型发射区均通过外延方法形成于半导体基板的第二主面上。
3.根据权利要求1所述的通过外延方法形成FS层的高压IGBT，其特征是所述金属化集电极与第二导电类型发射区欧姆接触。
专利摘要本实用新型涉及一种通过外延方法形成FS层的高压IGBT，其包括具有第一导电类型的半导体基板，半导体基板具有相对应的第一主面与第二主面，半导体基板的第二主面上设有第一导电类型缓冲层，第一导电类型缓冲层上设有第二导电类型发射区，第二导电类型发射区上淀积有金属化集电极；半导体基板的第一主面上设有第二导电类型基区；第二导电类型基区内设有第一导电类型集电区；半导体基板的第一主面上设有绝缘氧化层，绝缘氧化层上淀积有导电多晶硅；导电多晶硅上淀积有栅电极，半导体基板的第一主面上淀积有发射极，发射极与第一导电类型集电区及第二导电类型基区均电性接触。本实用新型结构紧凑，工艺步骤简单，制造成本低，功率损耗小。
文档编号H01L29/08GK202282352SQ20112026881
公开日2012年6月20日 申请日期2011年7月27日 优先权日2011年7月27日
发明者卢烁今, 孙宝刚, 徐承福, 朱阳军 申请人:江苏物联网研究发展中心