专利名称：用于半导体器件的含金属覆盖层的表面清洁和选择性沉积的制作方法
技术领域：
本发明涉及半导体处理和半导体器件，并更具体而言涉及用于将含金属覆盖层集成到半导体器件的铜(Cu)金属化中以改善块体Cu金属中的电迁移(EM)和应力迁移(SM)的方法。
背景技术：
集成电路包含各种半导体器件和多个导体金属通路，所述多个导体金属通路为半导体器件提供电功率，并使得这些半导体器件能够共享和交换信息。在集成电路内，使用将金属层彼此绝缘的金属间介电层或层间介电层，使金属层一层一层堆叠起来。通常，每个金属层必须形成与至少一个其他金属层接触的电接触。通过在将金属层分隔的层间电介质中蚀刻出孔(即，过孔)、并用金属填充所产生的过孔以产生互连，来实现上述电接触。“过孔”通常指形成于介电层内的任何凹入特征(例如，孔、刻线或其他类似特征)，所述凹入特征在用金属填充时提供了穿过介电层到介电层下方的导电层的电连接。类似的，连接两个或多个过孔的凹入特征通常称作沟槽。在用于制造集成电路的多层金属化方案中使用Cu金属产生了多个需要解决的问题。例如，Cu原子在电介质材料和硅(Si)中的高迁移率会造成Cu原子迁移进入这些材料中，从而形成会毁坏集成电路的电缺陷。因此，Cu金属层、Cu填充沟槽和Cu填充过孔通常用阻挡层封闭，以防止Cu原子扩散进入电介质材料中。阻挡层通常在Cu沉积之前沉积在沟槽和过孔侧壁和底部上，阻挡层可以优选地包括如下所述的材料其在Cu中无反应性和不混溶，并提供与电介质材料的良好粘附并且可以提供低电阻率。对于每个相继的技术节点，由于降低最小的特征尺寸，集成电路的互连中的电路密度显著增加。因为电迁移(EM)和应力迁移(SM)寿命与电路密度成反比，所以EM和SM很快成为关键挑战。Cu双镶嵌互连结构中的EM寿命较大程度地取决于块体Cu金属和周围材料的界面处的Cu原子输运，所述Cu原子输运与这些界面处的粘附直接相关。已经广泛地研究了提供更好的粘附和更长的EM寿命的新材料。例如，已经使用无电镀技术将钴-钨-磷(CoffP)层选择性地沉积在块体Cu金属上。CoWP和块体Cu金属的界面具有产生更长EM寿命的优良的粘附强度。但是，维持块体Cu金属(特别是紧密间距Cu布线)上可接受的沉积选择性并且维持良好的膜均匀性已经影响了对该复杂工艺的接受。此外，使用酸性溶液的湿法工艺步骤会对使用CoWP不利。因此，需要用于沉积含金属覆盖层的新方法，所述含金属覆盖层能提供与Cu金属的良好粘附并提供块体Cu金属的改善的EM和SM特性。具体来说，这些方法应当提供与电介质表面相比在Cu金属表面上形成含金属覆盖层的良好选择性。
发明内容
本发明的实施方式提供 了通过将含金属覆盖层集成到Cu金属化中以改善块体Cu金属中的电迁移EM和应力迁移SM来制造半导体器件的方法。该方法在包含金属表面和介电层表面的平坦化的图案化衬底上提供了含金属覆盖层的改善的选择性沉积。根据本发明的一个实施方式，该方法包括提供平坦化的图案化衬底，该衬底包含金属表面和介电层表面且其上形成有残余物；从所述平坦化的图案化衬底上除去残余物；以及通过将所述介电层表面和所述金属表面暴露于包含含金属前驱体蒸气的沉积气体而将含金属覆盖层选择性沉积在所述金属表面上。所述除去包括用含有疏水性官能团的反应剂气体处理含有残余物的所述平坦化的图案化衬底，其中所述处理用疏水性官能团取代了所述介电层表面中的亲水性官能团；以及将所述经处理的平坦化的图案化衬底暴露于还原气体。根据本发明的一个实施方式，该方法包括提供平坦化的图案化衬底，所述衬底包含Cu表面和低k电介质层表面且其上形成有化学机械抛光(CMP)残余物；从所述平坦化的图案化衬底上除去CMP残余物；以及通过将所述电介质层表面和所述Cu金属表面暴露于包含含金属前驱体蒸气的沉积气体，而在Cu金属表面上选择性沉积含金属覆盖层。所述除去包括用含有疏水性官能团的含硅反应性气体来处理所述平坦化的图案化衬底，其中所述处理用疏水性官能团取代了所述介电层表面中的亲水性官能团；以及将所述经处理的平坦化的图案化衬底暴露于NH3气。根据本发明的另一个实施方式，该方法包括提供平坦化的图案化衬底，所述衬底包含Cu表面和低k电介质层表面且其上形成有含有苯并三唑(BTA)的CMP残余物；从所述平坦化的图案化衬底上除去CMP残余物；通过将所述电介质层表面和所述Cu表面暴露于包含含Ru3 (CO) 12前驱体蒸气和CO载气的沉积气体,而在Cu表面上选择性沉积钌(Ru)金属覆盖层。所述除去包括热处理所述平坦化的图案化衬底以从所述平坦化的图案化衬底上蒸发掉第一部分的CMP残余物；此后用烷基胺硅烷反应性气体来处理所述平坦化的图案化衬底上的第二部分的CMP残余物，所述处理用-Si-(CH3)3官能团取代了所述电介质层表面中的亲水性官能团；以及将所述经处理的平坦化的图案化衬底暴露于NH3气。
参考下面的详细说明，特别是当结合附图考虑时，对本发明和其伴随的许多优点的更全面理解将变得容易，其中图1A-1H示出了根据本发明的实施方式在半导体器件的Cu金属化中形成含金属覆盖层的示意性剖视图；图2A示出了含亲水性表面的SiCOH低介电常数(低k)层的示意性剖视图；图2B示出了根据本发明的实施方式的含疏水性表面的改性SiCOH低k层的示意性首lJ视图;图3是根据本发明的实施方式的用于进行集成处理的真空处理工具的示意图；图4是根据本发明的一个实施方式用于在平坦化的图案化衬底上进行表面清洁和选择性形成含金属覆盖层的流程图；以及图5示出了作为衬底处理的函数的相对BTA强度和BTA去除百分比。
具体实施例方式本发明的实施方式提供了用于使含金属覆盖层集成到半导体器件的Cu金属化中以改善器件中的电迁移和应力迁移的方法。尽管半导体器件中金属表面(例如Cu表面或钨(W)表面)上含金属覆盖层的存在对金属层的电迁移和应力迁移性能非常有利，但与金属层相邻的介电层表面上甚至痕量的额外的含金属材料的存在对半导体器件的各种电性能来说都是有害的。由于半导体器件的最小特征尺寸减小并且相邻金属层之间的介电层的厚度减小，电迁移和应力迁移问题变得日益严重。在一个实施例中，最小特征尺、寸为32nm的器件的产生可能仅利用相邻金属层之间约45-50nm的介电层厚度，介电层表面上痕量的额外的含 金属材料可能产生相邻金属层之间的漏电通道，显著影响半导体器件的电流(I)-电压(V)和与时间相关的介电层击穿(TDDB)行为。本领域技术人员会认识到，可以在没有一个或多个具体细节的情况下，或者使用其他替代和/或附加的方法、材料或组件，来实施各种实施方式。在其他示例中，没有详细示出或描述已知的结构、材料、或操作，以避免模糊对本发明的各种实施方式的各方面的理解。类似地，为了进行说明，给出了具体数字、材料和构造，以有助于透彻理解本发明。此外，应当理解，图中所示的各种实施方式是示例性的表示，并不一定按比例绘制。整个说明书中提到的“一个实施方式”表示结合实施方式所描述的具体特征、结构、材料或特性被包含在本发明的至少一个实施例中，但并不表示这些具体特征、结构、材料或特性出现在每个实施方式中。因此，整个说明书的各处出现用语“一个实施方式”或“在一个实施方式中”并不一定指本发明的同一个实施方式。图1A-1H示出了根据本发明的实施方式在半导体器件的Cu金属化中形成含金属覆盖层的示意性剖视图。图IA示出了在介电层100中含有多个凹入特征10的图案化衬底I。可以使用传统的光刻术和等离子体刻蚀技术来形成凹入特征10。凹入特征10可以是高的高宽比的互连结构的一部分。凹入结构10可以具有大于或等于约2 I的高宽比(深度/宽度)，例如，3 1、4 1、5 1、6 1、12 1、15 I、或更高。凹入结构10可以具有小于约 500nm(nm= lCT9m)的宽度 11,例如，250nm、200nm、150nm、100nm、65nm、45nm、32nm、20nm或更小。但是，由于可以使用其他高宽比或特征宽度，所以本发明的实施方式不限于这些高宽比或特征宽度。要理解的是本发明的实施方式可以适用于半导体制造中发现的各种简单和复杂的凹入结构。介电层100可以例如包含SiO2、低k电介质材料、高k电介质材料。低k电介质材料的名义介电常数小于SiO2的介电常数(约为4，例如热生长的二氧化硅的介电常数可以在3. 8-3. 9的范围内)。高k材料的名义介电常数大于SiO2的介电常数。如半导体领域技术人员已知的是，互连延迟是改善集成电路(IC)的速度和性能的主要的限制因素。使互连延迟最小化的一种方法是通过在IC的生产中使用低k材料来减小互连电容。业已证实所述低k材料适用于低温处理。因而，近年来，业已开发低k材料来代替介电常数相对高的绝缘材料(例如二氧化硅)。
特别地，低k膜被用于半导体器件的金属层之间的层间介电层和层内介电层。此夕卜，为了进一步降低绝缘材料的介电常数，形成具有孔的膜材料，即，多孔低k材料。这种低k材料可以通过旋涂电介质(SOD)法(与光刻胶的涂覆类似)或通过化学气相沉积(CVD)而沉积低k电介质材料可以具有小于3. 7的介电常数，或者介电常数在I. 6-3. 7的范围内。低k电介质材料可以包括氟硅玻璃(FSG)、掺碳氧化物、聚合物、含SiCOH低k材料、非多孔低k材料、多孔低k材料、旋涂电介质(SOD)低k材料、或任何其他适合的电介质材料。低k电介质材料可以包括商购自Applied Materials, Inc.的BLACK DIAMOND (BD)或BLACK D丨AMOND Η (BDII) SiCOH 材料，或者商购自 Novellus Systems, Inc.的Coral CVD膜。其他可商购的含碳材料包括SILK (例如，SiLK-I, SiLK-J, SiLK-H, SiLK-DjP多孔SiLK半导体电介质树脂)以及商购自Dow Chemical的CYCLOTENE (苯并环丁烯)，以及商购自Honeywell的GX-3 、和GX-3P 半导体电介质树脂。
低k电介质材料包括由单相构成的多孔的无机-有机杂化膜，例如具有在固化或沉积过程期间防止膜完全致密化以产生小空隙(孔)的CH3键的氧化硅基基质。或者，这些介电层可以包括由至少两相构成的无机-有机杂化膜，例如具有在固化过程中分解并蒸发的有机材料(致孔剂)的孔的惨碳氧化娃基基质。此外，低k材料包括硅酸盐基材料，例如氢化硅倍半氧烷(HSQ)或甲基硅倍半氧烷，使用SOD技术沉积。这种膜的实例包括商购自Dow Corning的FOx HSQ、商购自DowCorning 的 XLK 多孔 HSQ、以及商购自 JSR Microelectronics 的 JSR LKD-5109。尽管低k材料用于半导体电路制造很有前景，但将低k材料(例如SiCOH材料)集成到半导体制造中出现了很多问题。非多孔低k材料和多孔低k材料往往都很脆(即，具有低内聚强度、低断裂伸长率、和低断裂韧性)，不如更传统的电介质材料结实，在晶片加工(例如通过在使电介质材料图案化中常用的刻蚀和等离子体灰化工艺)期间可能被损坏。此外，液态水和水蒸气甚至进一步减小低k材料的内聚强度。图IB示出了在图IA的凹入特征10上形成扩散阻挡层102、以及填充凹入特征10的金属层104(例如，Cu或W)的进一步处理之后的平坦化的图案化衬底I。扩散阻挡层102可以例如包含含钽(Ta)的层(例如Ta、TaC、TaN、或TaCN、或其组合)、含钛(Ti)的层(例如Ti、TiN、或其组合)、或含钨(W)的层(例如W、WN、或其组合)、或者上述两种或更多种的组合。根据本发明的一个实施方式，扩散阻挡层102可以进一步包含粘附层，例如Ru金属层或含Ru金属的金属合金，其与凹入特征10中的金属层104直接接触。在一些实施例中，扩散阻挡层102可以具有小于约5nm的厚度。在一个实施例中，Ru金属粘附层的厚度可以为约2nm。用Cu金属填充凹入特征10可以通过镀Cu工艺来进行，例如通过电化学镀工艺或无电镀工艺，并且镀Cu工艺之后常常进行化学机械抛光(CMP)工艺以除去多余的Cu金属。为了得到相对于介电层100的高选择性的Cu去除，可以使CMP工艺优化。CMP和镀Cu工艺是本领域普通技术人员公知的。在图IB中，平坦化的图案化衬底I包含图案化的金属表面105和介电层表面101。图IB进一步示出了 CMP工艺之后在介电层表面101和金属表面105上可能存在的CMP残余物109。在一个实施例中，CMP残余物109可能包含CMP工艺中常用的化学试剂苯并三唑。然而，CMP残余物109可以包含CMP工艺中使用的其他化学试剂。BTA的结构如下所示。
权利要求
1.一种用于形成半导体器件的方法，其包括下列步骤 提供平坦化的图案化衬底，所述衬底包含金属表面和介电层表面，并且其上具有残余物； 从所述平坦化的图案化衬底上除去所述残余物，所述除去包括 用含有疏水性官能团的反应剂气体处理含有所述残余物的所述平 坦化的图案化衬底，所述处理用疏水性官能团取代了所述介电层表面 中的亲水性官能团； 将经处理的所述平坦化的图案化衬底暴露于还原气体中；以及 通过将所述介电层表面和所述金属表面暴露于包含含金属前驱体蒸气的沉积气体而将含金属覆盖层选择性沉积在所述金属表面上。
2.根据权利要求I所述的方法，其中，所述残余物包括有机残余物。
3.根据权利要求2所述的方法，其中，所述有机残余物包括苯并三唑(BTA)。
4.根据权利要求I所述的方法，其中，所述还原气体包括氢气(H2)。
5.根据权利要求I所述的方法，其中，所述还原气体包括氨气(NH3)。
6.根据权利要求I所述的方法，其中，所述除去所述残余物进ー步包括 在所述处理之前，热处理所述平坦化的图案化衬底以从所述平坦化的图案化衬底蒸发一部分所述残余物。
7.根据权利要求I所述的方法，其中，将所述经处理的平坦化的图案化衬底暴露于所述还原气体的步骤从所述经处理的平坦化的图案化衬底上除去所述疏水性官能团。
8.根据权利要求I所述的方法，其中，所述反应剂气体包括选自下列的含硅气体烷基娃烧、烧氧基娃烧、烧基烧氧基娃烧、烧基娃氧烧、烧氧基娃氧烧、烧基烧氧基娃氧烧、芳基硅烷、酰基硅烷、芳基硅氧烷、酰基硅氧烷、烷基胺硅烷、硅氮烷、或其任意组合。
9.根据权利要求8所述的方法，其中，所述含硅气体包括选自由下列组成的组中的烷基胺硅烷ニ甲基硅烷ニ甲基胺(DMSDMA)、三甲基硅烷ニ甲基胺(TMSDMA)、和双(ニ甲氨基)ニ甲基硅烷(BDMADMS)。
10.根据权利要求I所述的方法，其中，所述含金属覆盖层包括金属层、金属化合物层、或者金属层和金属化合物层的交替层，其中所述金属层包含选自下列的金属元素钼(Pt)、金(Au)、钌(Ru)、钴(Co)、钨(W)、铑(Rh)、铱(Ir)、或钯(Pd)、或其中的两种或更多种的组合，并且其中所述金属化合物层包含所述金属元素和选自下列的非金属掺杂元素磷(P)、硼(B)、氮(N)、氟(F)、氯(Cl)、溴(Br)、硅(Si)、或锗(Ge)、或其中的两种或更多种的组合。
11.根据权利要求I所述的方法，其中，所述含金属前驱体蒸气包含选自下列的金属元素钼(Pt)、金(Au)、钌(Ru)、钴(Co)、钨(W)、铑(Rh)、铱(Ir)、或钯(Pd)、或其中的两种或更多种的组合，并且其中所述沉积气体进一歩包含选自下列的非金属掺杂剂气体PH3、BH3> B2H6' BF3> NF3> NH3> N2H4' PF3> PBr3>BCl3> BI3、SiH4、Si2H6' SiH3Cl、SiH2Cl2' SiHCl3' SiCl4,Si2Cl6, SiH3F, SiH2F2, SiHF3、SiF4, Si2F6, GeH4 或 GeCl4、或其中两种或更多种的组合。
12.根据权利要求I所述的方法，其中，所述处理和所述暴露在300°C或更低的衬底温度下进行。
13.ー种形成半导体器件的方法，其包括下列步骤提供平坦化的图案化衬底，所述衬底包含铜(Cu)表面和低k电介质层表面，且其上具有化学机械抛光(CMP)残余物； 从所述平坦化的图案化衬底上除去所述CMP残余物，所述除去包括 用含有疏水性官能团的含硅反应剂气体处理所述平坦化的图案化衬底，所述处理用疏水性官能团取代了所述电介质层表面中的亲水性官能团； 将经处理的所述平坦化的图案化衬底暴露于氨气(NH3);以及 通过将所述电介质层表面和所述Cu金属表面暴露于包含含金属前驱体蒸气的沉积气体而将含金属覆盖层选择性沉积在所述Cu金属表面上。
14.根据权利要求13所述的方法，其中，所述沉积所述含金属覆盖层包括通过将所述电介质层表面和所述Cu表面暴露于包含Ru3 (CO) 12前驱体蒸气和CO载气的沉积气体而将钌(Ru)金属覆盖层选择性沉积在所述Cu表面上。
15.根据权利要求13所述的方法，其中，所述除去所述CMP残余物包括 在所述处理之前，热处理所述平坦化的图案化衬底以从所述平坦化的图案化衬底蒸发一部分所述残余物。
16.根据权利要求13所述的方法，其中，将所述经处理的平坦化的图案化衬底暴露于氨气(NH3)的步骤从所述经处理的平坦化的图案化衬底上除去所述疏水性官能团。
17.根据权利要求13所述的方法,其中，所述含娃气体包括烧基娃烧、烧氧基娃烧、烧基烷氧基硅烷、烷基硅氧烷、烷氧基硅氧烷、烷基烷氧基硅氧烷、芳基硅烷、酰基硅烷、芳基硅氧烷、酰基硅氧烷、烷基胺硅烷、硅氮烷、或其任意组合。
18.根据权利要求13所述的方法，其中，所述含硅气体包括选自由下列组成的组中的烷基胺硅烷ニ甲基硅烷ニ甲基胺(DMSDMA)、三甲基硅烷ニ甲基胺(TMSDMA)、和双(ニ甲氨基)ニ甲基硅烷(BDMADMS)。
19.根据权利要求13所述的方法，其中，所述含金属覆盖层包括金属层、金属化合物层、或者金属层和金属化合物层的交替层，其中所述金属层包含选自下列的金属元素钼(Pt)、金(Au)、钌(Ru)、钴(Co)、钨(W)、铑(Rh)、铱(Ir)、或钯(Pd)、或其中的两种或更多种的组合，并且其中所述金属化合物层包含所述金属元素和选自下列的非金属掺杂元素磷(P)、硼(B)、氮(N)、氟(F)、氯(Cl)、溴(Br)、硅(Si)、或锗(Ge)、或其中的两种或更多种的组合。
20.根据权利要求13所述的方法，其中，所述含金属前驱体蒸气包含选自下列的金属元素钼(Pt)、金(Au)、钌(Ru)、钴(Co)、钨(W)、铑(Rh)、铱(Ir)、或钯(Pd)、或其中的两种或更多种的组合，并且其中所述沉积气体进一歩包含选自下列的非金属掺杂剂气体PH3、BH3> B2H6' BF3> NF3> NH3> N2H4' PF3> PBr3>BCl3> BI3、SiH4、Si2H6' SiH3Cl、SiH2Cl2' SiHCl3' SiCl4,Si2Cl6, SiH3F, SiH2F2, SiHF3、SiF4, Si2F6, GeH4 或 GeCl4、或其中两种或更多种的组合。
21.—种形成半导体器件的方法，其包括如下步骤 提供平坦化的图案化衬底，所述衬底包含铜(Cu)表面和低k电介质层表面，且其上形成有包含苯并三唑(BTA)的化学机械抛光(CMP)残余物； 从所述平坦化的图案化衬底上除去所述CMP残余物，所述除去包括 热处理所述平坦化的图案化衬底，以从所述平坦化的图案化衬底上蒸发掉第一部分的所述CMP残余物，之后，用烷基胺硅烷反应性气体来处理所述平坦化的图案化衬底上的第二部分的所述CMP残余物，所述处理用-Si-(CH3)3官能团取代了所述电介质层表面中的亲水性官能团，以及 将经处理的所述平坦化的图案化衬底暴露于氨气(NH3);以及 通过将所述电介质层表面和所述Cu表面暴露于包含含有Ru3 (CO) 12前驱体蒸气和CO载气的沉积气体，而在所述Cu表面上选择性沉积钌(Ru)金属覆盖层。
22.根据权利要求21所述的方法，其中，将所述经处理的平坦化的图案化衬底暴露于氨气(NH3)的步骤用-NH2或-NH基团代替所述经处理的平坦化的图案化衬底上的-Si-(CH3)3官能团。
23.根据权利要求21所述的方法，其中，所述烷基胺硅烷选自由下列组成的组ニ甲 基硅烷ニ甲基胺(DMSDMA)、三甲基硅烷ニ甲基胺(TMSDMA)、和双(ニ甲氨基)ニ甲基硅烷(BDMADMS)。
全文摘要
本发明提供了一种用于将含金属覆盖层集成到半导体器件的铜(Cu)金属化的方法。在一个实施方式中，该方法包括提供包含金属表面和介电层表面且其上具有残余物的平坦化的图案化衬底；从所述平坦化的图案化衬底上除去残余物；通过将所述介电层表面和所述金属表面暴露于包含含金属前驱体蒸气的沉积气体而将含金属覆盖层选择性沉积在所述金属表面上。所述除去包括用含有疏水性官能团的反应剂气体处理含有残余物的所述平坦化的图案化衬底，并将所述经处理的平坦化的图案化衬底暴露于还原气体中。
文档编号H01L21/3205GK102822949SQ201180017946
公开日2012年12月12日 申请日期2011年3月26日 优先权日2010年3月30日
发明者远江一仁, 弗兰克·M·克里欧 申请人:东京毅力科创株式会社