专利名称：屏蔽调制的可调电感器装置的制作方法
技术领域：
本文所述主题的实施方案一般来说涉及集成电感器装置。更具体来说，所述主题的实施方案涉及具有可调电感的集成电感器装置。背景形成于半导体衬底上的单片集成电感器装置是众所周知的。集成电感器装置使用由半导体衬底上的一个或多个适当的金属互连层制造的导电回路(具有一个或多个线匝)。在一些应用中，实心(solid)或连续接地屏蔽置留在导电电感器回路下方和/或上方，以使电感器与嘈杂的电磁场电隔离，所述嘈杂的电磁场可能是由共用衬底中其它附近的装置或装置包装中的导电元件产生。在某些应用中，如在用于共振振荡器的集成电感器中，实心或连续电感器接地屏蔽可能是不合需要的。在这类应用中，将在所述实心屏蔽中产生磁感生涡流回路。实心屏蔽中的所得涡流回路产生磁通量，根据楞次定律(Lenz’ s law)，所述磁通量反抗由电感器产生的磁通量，从而减少电感器装置的总有效电感。为了解决所分配的电感器区域的有效电感的这种减少，通常会使用图案化的或开缝的屏蔽。图案化接地屏蔽通常包括金属“指状物”，所述金属“指状物”被布置来与电感器回路的方向成正交，以便抑制涡流回路的形成。因此，这些指状物是透磁的，还提供电感器与会引起问题的衬底噪声的充分电场隔离。此外，电路中所使用的如共振振荡器的集成电感器通常不是可调的(至少在电感的实际范围内不是可调的)——频率调谐通常仅仅通过电容调谐来实现。对于合成多个频率目标而不带来其它电路系统的区域耗费来说，振荡器中的宽频调谐是非常合乎需要的。因此，与共振振荡器相比，环形振荡器通常展现更宽的调谐范围，但它们相对嘈杂的或更高的抖动性能特性致使它们无法满足更加严格的频率或时钟合成规范。因此，需要一种可调的集成电感器装置，所述电感器装置具有可用的并且实际的电感范围。此外，结合附图和前述技术领域和背景考虑，其它合乎需要的特征和特性将在随后的详细描述和所附权利要求书中变得显而易见。实施方案简述本发明提供一种半导体装置。所述半导体装置包括半导体材料层；栅极结构，其上覆于所述半导体材料层而形成；以及有源区，其被界定在所述半导体材料层中。有源区具有源极区和漏极区，以使得所述栅极结构、所述源极区以及所述漏极区协作来形成用于半导体装置的场效应晶体管。半导体装置还包括介电材料层，其上覆于所述栅极结构并且上覆于所述有源区而形成；和导电电感器回路，其上覆于所述介电材料层而形成。所述场效应晶体管被控制来调制与上覆导电电感器回路相关的电感。本发明还提供一种集成电感器装置。所属电感器装置包括导电电感器回路、晶体管布置以及在所述导电电感器回路与所述晶体管布置之间的介电材料。晶体管布置包括有源半导体材料的连续环形区，所述连续环形区中界定有源极区和漏极区；和栅极结构，所述栅极结构正交地上覆于有源半导体材料的所述连续环形区。晶体管布置充当用于集成电感器装置的电压调制屏蔽，其中所述电压调制屏蔽影响所述集成电感器装置的电感。本发明还提供一种半导体装置，所述半导体装置具有集成电感器，其形成于半导体衬底上；晶体管布置，其形成于所述半导体衬底上，以便调制由所述集成电感器感生的回路电流；介电材料，其用以使所述集成电感器与所述晶体管布置隔离；以及控制器，其被连接到所述晶体管布置，以便选择所述晶体管布置的导电操作状态和非导电操作状态。所述晶体管布置的导电操作状态允许在所述晶体管布置中形成感生回路电流，并且所述晶体管布置的一种非导电操作状态抑制在所述晶体管布置中形成感生回路电流。提供本概述来以简化方式介绍以下详细描述中会进一步描述的一组概念。本概述并非意图确定所要求保护的主题的关键特征或本质特征，也并非意图被用作确定所要求保护的主题的范围的辅助。附图简述在结合附图考虑时，可以通过参照详细描述和权利要求书来推断对本发明主题的更加完整的理解，其中同样的参考数字在所有附图中指代类似的元件。
图1是具有屏蔽调制的集成电感器的半导体装置的一个示例性实施方案的透视图(perspective phantom view)；图2是具有屏蔽调制的集成电感器的半导体装置的一个示例性实施方案的俯视图，其中为便于例示而去除了一些特征；图3是图2中所示半导体装置的另一个俯视图，其中为便于例示去除了一些特征；图4是图2和图3中所示半导体装置的简化横截面图；图5是具有屏蔽调制的集成电感器的半导体装置的另一个示例性实施方案的俯视图，其中为便于例示去除了一些特征；以及图6是具有屏蔽调制的集成电感器的半导体装置的一个示例性实施方案的示意性表示。详细描述以下详细描述本质上仅仅是说明性的并且并不意图限制本发明主题或本申请的实施方案和这类实施方案的用途。如本文所使用，词语“示例性”是指“充当实施例、例子或例示”。本文描述为是示例性的任何实现方案都不必被解释为比其它实现方案优选或有利。此外，不意图受到在前面的技术领域、背景、简述或以下详细描述中所提出的任何明确或暗示理论的约束。另外，某些术语还可仅仅出于参考的目的而用于以下描述中，因此并不意图是限制性的。例如，如“上部”、“下部”、“在上方”以及“在下方”的术语指的是在所参考附图中的方向。如“前”、“后”、“后部”、“侧面”、“外侧”以及“内侧”的术语描述特征或元件的部分在一致但任意的参照系中的定向和/或位置，通过参考文本和描述所讨论项目的相关附图可以清楚所述参照系。这类术语可包括以上专门提及的词语、它们的派生词以及类似的外来词语。类似地，术语“第一”、“第二”以及关于结构的其它这类序数术语并不是暗示一种顺序或次序，除非上下文明确指明。为了简洁起见，本文可能不会详细描述与半导体装置制造相关的惯用技术。具体来说，制造基于半导体的晶体管和集成电感器中的各种步骤是众所周知的，因此，出于简洁考虑，本文将仅仅简要地提及或完全省去很多惯用步骤，而不提供众所周知的工艺细节。以下描述涉及形成于半导体衬底上的集成电感器装置。所述集成电感器装置采用实心电感器屏蔽对图案化电感器屏蔽的电磁特性。在这个方面，实心或连续接地屏蔽将减少电感器的电感(这是由于在屏蔽中存在感生涡流回路)，而径向布置的图案化屏蔽(考虑到其对于磁场的通透性)对标称电感量几乎没有什么影响。因此，本文所述的集成电感器装置并入了“屏蔽”，所述“屏蔽”是由多个晶体管制造而成，所述晶体管是在电感器回路的一个或多个上覆导电线匝下方被布置成环。所述晶体管被制造以使得它们的栅极结构以一种近似于传统图案化屏蔽的金属指状物的方式与电感器的线匝正交。此外，所述晶体管的有源半导体区在导电电感器回路的覆盖区下方形成连续的环。当使用适当的栅极电压关掉所述晶体管时(即，它们不导电)，晶体管布置以一种类似于图案化屏蔽的方式运转。换句话说，栅极材料下方的有源半导体材料的非导电性质抑制在“屏蔽”中形成感生涡流回路，因此，上覆线圈的标称电感量大致上保持不受干扰。另一方面，当所述晶体管接通时(即，它们导电)，晶体管布置以一种类似于实心屏蔽的方式运转。因此，栅极材料下方的有源半导体材料的导电性质促进或允许在“屏蔽”中响应于由上覆电感器产生的磁通量而形成连续的感生涡流回路，因此，线圈的标称电感量减少。以上概述的一般方法可通过形成多个独立可控的晶体管布置来扩展，所述独立可控的晶体管布置优选地对应于不同匝数的电感器线圈。这允许对电感器线圈下方的感生回路电流的量的增强调谐，并因允许对电感的增强调谐。现在转向附图，在图1中示出具有屏蔽调制的集成电感器的半导体装置100的一个示例性实施方案的透视图。半导体装置100是以一种简化方式来展示，并且半导体装置100的实现方案通常将包括其它的元件、电路组件、导电互连件、导电插头以及其它惯用特征。半导体装置100是在半导体衬底(图1中未示出)上制造，并且半导体装置100的晶体管形成于所述半导体衬底的半导体材料中。在这个方面，半导体装置100的晶体管可以实现为NMOS晶体管装置和/或PMOS晶体管装置。虽然术语“M0S装置”适合指代具有金属栅极电极和氧化物栅极绝缘体的装置，但所述术语在全文中将用来指代包括导电栅极电极(不管是金属导电材料还是其它导电材料)的任何半导体装置，所述导电栅极电极被定位在栅极绝缘体(不管是氧化物绝缘体还是其它绝缘体)上，所述栅极绝缘体又被定位在半导体衬底上。半导体装置100 —般来说包括但不限于:导电电感器回路102 ;界定在半导体材料层中的有源区103 ;栅极结构104 ;以及介电材料层106。图1描绘这些元件的分层布置——介电材料层106上覆于栅极结构104并且上覆于有源区103而形成，并且导电电感器回路102上覆于介电材料层106而形成。导电电感器回路102由一种合适的材料(通常是金属)形成。根据已知的半导体装置制造工艺，用于导电电感器回路102的材料可例如被沉积和蚀刻成所需图案。实际上，导电电感器回路102中的大多数(如果不是全部的话)将置留在单个互连平面中。虽然图1描绘具有单个线匝的简单的导电电感器回路102，但其它实施方案可包括使用一个或多个互连平面所形成的多个线匝。应了解，空气桥(air bridge)或类似的路由传递技术和互连技术可以被用来制造具有多个线匝的集成电感器线圈。
导电电感器回路102可以形成于或上覆于在介电材料层106上。实际上，介电材料层106可以由通常在半导体产业中用作绝缘体的一种或多种材料来形成，所述材料如氧化娃、氮化娃或低介电常数的开放式结构有机玻璃。介电材料层106使导电电感器回路102与下伏的特征(栅极结构104和有源区103)电隔离。如以下参照图2至图4的更详细描述，有源区103包括界定在所述有源区中的导电源极区和漏极区，以使得所述栅极结构104、所述源极区以及所述漏极区协作来形成用于半导体装置100的场效应晶体管(例如，M0SFET)。图1是以虚线示出有源区103的轮廓或覆盖区的简化表现(这是因为有源区103置留在上面形成有栅极结构104的表面下方)。对于这个特定的实施方案来说，栅极结构104与突出的“指状物”相似，所述“指状物”朝向由有源区103界定的内部区域的中心向内延伸。值得注意的是，所述栅极结构中的每一个栅极结构都完全延伸超出并跨过下伏的有源区103(由于种种显而易见的原因，这个方面是重要的)。此外，栅极结构104中的每一个栅极结构都具有垂直于导电电感器回路102的主纵向轴线。在某些实现方案中，所有栅极结构104都电连接在一起，以使得它们共用共同栅极电压。如图1中所示，栅极结构104可以使用导电迹线108、互连件、导电插头等连接在一起。此外，一个或多个导电插头、互连件或其它电接触特征可以被用来提供操作半导体装置100所需的栅极电压、源极电压以及漏极电压。应了解，图1 (和其它图)中所描绘的元件的特定布局、形状、大小以及配置仅仅是示例性的。事实上，可以在不脱离所述主题的一般范围的情况下制造并使用很多不同的配置和布局。例如，导电电感器回路102的形状并不需要是矩形，并且它不需要只包括一个线匝。此外，一个实施方案的栅极结构104的数量、单独栅极结构104的布置和/或有源区103的尺寸可能与另一个实施方案中的有所不同。此外，本文所述的本发明的物理实施方案可使用现有的半导体制造技术和计算机实施的设计工具来实现。例如，硬件描述语言代码、网表技术等可以被用来产生与半导体装置100的各种布局特性相关的⑶S II (或类似的)数据文件。在这个方面，所述数据文件可用于产生针对掩模的布局设计，所述掩模由制造设施利用来实际地制造半导体装置100。实际上，在这个背景下所使用的GDS II数据文件或其它数据文件可存储在任何合适的计算机可读介质上,如众所周知的一样。图2是具有屏蔽调制的集成电感器的半导体装置200的另一个示例性实施方案的俯视图，其中为便于例示去除了一些特征。图3是半导体装置200的替代俯视图，其中为便于例示去除了其它特征，并且图4是图2和图3中所示半导体装置200的横截面图(如从线4-4进行观察)。参照图4，半导体装置200形成于具有半导体材料层204的半导体衬底202上。半导体材料204优选是半导体产业中通常使用的一种硅材料，例如，相对纯的单晶硅以及混有如锗、碳等的其它元素的硅。替代地，半导体材料204可以是锗、砷化镓等。半导体材料204可以是N型或P型，但通常是P型，所述半导体中形成有适当类型的阱。可以将半导体材料204提供为大块半导体衬底，或可将所述半导体材料提供于绝缘体上硅(SOI)衬底上，所述绝缘体上硅衬底包括支撑衬底、所述支撑衬底上的绝缘层以及绝缘层上的制造有晶体管的娃材料层。半导体装置200包括上覆于半导体材料层204而形成的栅极结构206。半导体材料204包括界定在所述半导体材料中的有源区208。栅极结构206可使用与材料沉积、光刻法、清洁、抛光、蚀刻等相关的众所周知的技术和工艺步骤来制造。为简单起见，在图4中将栅极结构206展示为简单的方块；实际上，每个栅极结构206都使用多个不同的层来制造。栅极结构206在图2中也是可见的，图2描绘栅极结构206中的每一个栅极结构与有源区208之间的正交关系。此外，从图2和图3应清楚，导电电感器回路212正交地上覆于栅极结构206。半导体装置200还包括介电材料210，其上覆于栅极结构206并且上覆于半导体材料204的某些暴露区域而形成；和导电电感器回路212，其上覆于介电材料210而形成。在图3中还展示导电电感器回路212。值得注意的是，图3示出导电电感器回路212的覆盖区与有源区208之间的关系。具体来说，导电电感器回路212在参考平面(其平行于其中置留有导电电感器回路212的平面)上的投影落在有源区208在所述参考平面上的投影内。换句话说，当从半导体装置200的顶部(或底部)观察时，导电电感器回路212 “适配”在有源区208内。因此，有源区208的边界被定尺寸来适应导电电感器回路212的大小和形状。半导体装置200使用晶体管布置，所述晶体管布置充当用于集成电感器的电压调制屏蔽。更确切地说，所述晶体管布置受控制以便所述电压调制屏蔽影响集成电感器的电感。再次参照图4，晶体管布置包括连续且相邻的环形有源区208 (其中界定有源极区和漏极区214)和栅极结构。因此，介电材料210使导电电感器回路212与晶体管布置隔离。根据惯用的晶体管设计和制造技术，源极区和漏极区214可通过将适当的不纯物种的离子植入与栅极结构206相邻的半导体材料204中来形成。晶体管布置的所得场效应晶体管是串联连接的并且被控制来调制有源区208的导电特性和非导电特性，所述有源区又调制由导电电感器回路212在有源区208中感生的涡流回路电流的量，所述导电电感器回路又调制与集成电感器相关的电感。半导体装置100、200表示利用用于集成电感器的单个线匝的简单实施方案。实际上，导电电感器回路可在需要时具有两个或更多个线匝以便实现所需标称电感量。应了解，以上针对单线匝导电回路所述的技术和工艺可以扩展到多线匝回路。在这个方面，图5是具有屏蔽调制的集成电感器的半导体装置300的另一个示例性实施方案的俯视图，其中为便于例示去除了一些特征。为清楚起见并且为便于例示，图5描绘导电电感器回路302的轮廓或覆盖区和用于半导体装置300的栅极结构303、304的轮廓或覆盖区。这个特定的实施方案包括两个电感器线匝。导电电感器回路302包括第一(外部)线匝306和第二(内部)线匝308，所述第二(内部)线匝置留在第一线匝306内。导电电感器回路302可以包括下穿过道(underpass)、空气桥等以便容纳第二线匝308 (以便图5中所描绘的相交不会引起短路)。值得注意的是，线匝306、308中的每一个线匝都具有与其相关的相应有源区。在这个方面，图5还展示(虚线)对应于第一线匝306的主有源区310和对应于第二线匝308的次有源区312。这两个有源区310、312是独立的、分开的并且彼此隔离的。主有源区310的覆盖区一般来说沿着第一线匝306的大部分覆盖区延伸并且将其包围。类似地，次有源区312的覆盖区一般来说沿着第二线匝308的大部分覆盖区延伸并且将其包围。换句话说，第一线匝306上覆于有源半导体材料的连续环形区，并且第二线匝308上覆于有源半导体材料的另一个连续环形区。如以上对半导体装置100、200所做的解释，每个有源区310、312都包括界定于所述有源区中的相应源极区和漏极区。栅极结构303、304是独立的、分开的并且彼此隔离的。具体来说，栅极结构303对应于第一线匝306并且对应于主有源区310。另一方面，栅极结构304对应于第二线匝308并且对应于次有源区312。对于这个特定的实施方案来说，栅极结构303中的每一个栅极结构都正交地上覆于主有源区310，并且栅极结构304中的每一个栅极结构都正交地上覆于次有源区312。因此，半导体装置300包括两个相异的晶体管布置:与主有源区310和栅极结构303相关的晶体管布置；和与次有源区312和栅极结构304相关的另一个晶体管布置。这两个晶体管布置都可以出于调谐半导体装置300的电感的目的而受独立地控制。本文所述类型的可调集成电感器装置可根据需要用适当的电触点、终端和/或导电板来制造，以便向其导电电感器回路、其一个或多个栅极结构以及其源极区和漏极区提供电连接。所述触点、终端和/或板可使用惯用的并且众所周知的半导体制造技术来制造，这些半导体制造技术在本文将不做详细描述。与半导体装置进行的电连接可用于偏置并控制晶体管布置和/或半导体装置的单独晶体管的操作，所述晶体管布置和/或半导体装置的单独晶体管又调制半导体装置的集成电感器的电感。更确切地说，晶体管的栅极电压(以及，在某些实施方案中，源极电压和/或漏极电压)可以根据需要被控制来启动/停用晶体管。半导体装置100、200、300中的每一个半导体装置都可使用合适配置的晶体管电压控制器来控制晶体管的导电状态和非导电状态。在这个方面，图6是具有屏蔽调制的集成电感器402和晶体管电压控制器404的半导体装置400的一个不例性实施方案的不意性表示，所述屏蔽调制的集成电感器和所述晶体管电压控制器被连接到半导体装置400的一个或多个晶体管上。集成电感器402的导电回路具有一个或多个线匝和对应数量的“屏蔽”，所述“屏蔽”具有如前所述使用晶体管布置来调制的导电状态和非导电状态。在某些实施方案中，晶体管电压控制器404被连接到与集成电感器402相关的栅极结构上，以调制所述栅极结构的共同栅极电压。对于这类实施方案来说，源极区和漏极区可连接到固定的参考电压或偏置电压，如接地。在其它实施方案中，晶体管电压控制器404被连接到栅极结构上并且被连接到源极区、漏极区或源极区和漏极区两者上，以提供适当的栅极电压、源极电压和/或漏极电压。图6描绘一般化的半导体装置400，其可容纳任何数量的相异晶体管布置，所述晶体管布置对应于具有任何数量线匝的一个导电电感器回路。因此，第一栅极电压(Vgl)可以被用来控制第一晶体管布置中的第一组晶体管的共同栅极电压，第二栅极电压(Vg2)可以用于独立地控制第二晶体管布置中的另一组晶体管的共同栅极电压，等等。所述第一栅极电压可与集成电感器的第一线匝或第一组线匝相关，所述第二栅极电压可与集成电感器的第二线匝或第二组线匝相关，等等。在操作中，晶体管电压控制器404使其相应晶体管偏置成它们的导电状态，以允许电流流入所述晶体管的沟道中。这将半导体材料的有源区(其中置留有相应源极区和漏极区)有效地变换成导电通路。所述导电通路允许导电电感器回路在导电有源区中感生回路电流。相反，晶体管电压控制器404可使所述晶体管偏置成它们的非导电状态，以抑制导电电感器回路在非导电有源区中感生回路电流。这将半导体材料的有源区有效地变换成非导电通路。对于这种状态来说，为了使在有源区内感生的较小回路电流的形成最小化，所述栅极结构被制造成使得它们完全跨越有源区的宽度。否则，电流将泄漏到界定在栅极结构下方的沟道区周围。在一个多线匝实施方案中，晶体管电压控制器404通过独立地调制不同晶体管布置的栅极电压来独立地控制多个相异的、单独的并且隔离的有源区的导电状态和非导电状态。晶体管电压控制器404可用于选择半导体装置400的一个或多个晶体管布置的不同导电操作状态和非导电操作状态。例如，单线匝集成电感器将具有导电状态和一种非导电状态，分别对应于晶体管接通状态和晶体管断开状态。另一方面，双线匝集成电感器可被控制成来设定以下四种潜在状态之一:完全导电状态，其中两个有源区都导电；非导电状态，其中两个有源区都不导电；第一部分导电/非导电状态，其中主有源区导电而次有源区不导电；以及第二部分导电/非导电状态，其中主有源区不导电而次有源区导电。实际上，晶体管电压控制器404可以一种动态方式操作以便以一种正在进行的和实时的方式(如果需要)来调制集成电感器装置的电感。替代地，晶体管电压控制器404可以被用来按需要调谐集成电感器装置，然后“固定”所施加的晶体管电压，以使得经过调谐的电感得以维持。现将描述半导体装置100、200、300、400的操作。已充分确认的是，流过导电回路
的电流在由所述回路界定的区域中产生磁场，所述磁场又影响所述回路的电感。如果利用实心导电接地平面将导电回路屏蔽，那么流过所述回路的电流在导电屏蔽中感生相反的回路电流。感生回路电流产生其自身的磁场，所述磁场对抗由导电电感器回路产生的磁场。因此，与电感器相关的总磁通量减少一个量，所述量对应于由感生回路电流产生的磁通量。因此，电感器的有效电感也得以减少。半导体装置100、200、300、400中的晶体管布置受控制以使得它们起电压调制屏蔽的作用，所述电压调制屏蔽具有可变的导电特性。因此，对于简单的单线匝实施方案来说，当晶体管导电(并且感生涡流回路得以建立)时，晶体管布置以一种近似于实心屏蔽的方式起作用。相反，当晶体管不导电(并且感生涡流回路未建立)时，晶体管布置以一种近似于图案化屏蔽的方式起作用。根据相同的一般操作原则，多线匝实施方案可被控制来设定具有相应的多个不同有效电感的多种不同的状态。虽然已在前述详细描述中提出至少一个示例性实施方案，但应了解，存在大量的变化。例如，虽然附图描绘具有多个晶体管的实施方案，所述晶体管被布置成对应于电感器回路的环状图案，但可以仅利用一个(或仅一些)晶体管来抑制涡流回路的形成并获得本文所述的一些益处。作为另一个实施例，有源区可实现为使用另导电材料或元件(如金属互连特征)而连接在一起的多个有源区节段。还应了解，本文所述的一个或多个示例性实施方案并不意图以任何方式限制所要求保护的主题的范围、适用性或配置。实际上，前述详细描述将为本领域技术人员提供用于实施所述一个或多个实施方案的方便的路线图。应理解，可在不脱离由权利要求书限定的范围的情况下对元件的功能和布置作出各种改变，在提交本专利申请时，所述改变包括已知的等效物和可预见的等效物。
权利要求
1.一种半导体装置，其包括: 半导体材料层； 栅极结构，其上覆于所述半导体材料层而形成； 有源区，其被界定在所述半导体材料层中，所述有源区包括所述半导体装置的场效应晶体管； 介电材料层，其上覆于所述栅极结构并且上覆于所述有源区而形成；以及 导电电感器回路，其上覆于所述介电材料层而形成，其中所述场效应晶体管被控制来调制与所述导电电感器回路相关的电感。
2.如权利要求1所述的半导体装置，其中所述栅极结构中的每一个栅极结构都具有垂直于所述导电电感器回路的主纵向轴线。
3.如权利要求1所述的半导体装置，其中: 所述导电电感器回路置留在第一平面中；且 所述导电电感器回路在平行于所述第一平面的参考平面上的投影落在所述有源区在所述参考平面上的投影内。
4.如权利要求1所述的半导体装置，其中所述多个栅极结构中的每一个栅极结构都完全延伸超出并跨过所述有源区。
5.如权利要求1所述的半导体装置，其进一步包括晶体管电压控制器，所述晶体管电压控制器被连接到所述场效应晶体管，以便控制所述场效应晶体管的导电状态和非导电状态。
6.如权利要求5所述的半导体装置，其中所述晶体管电压控制器被连接到所述栅极结构，以便通过调制所述栅极结构的共同栅极电压来控制所述场效应晶体管的导电状态和非导电状态。
7.如权利要求5所述的半导体装置，其中: 所述晶体管电压控制器使所述场效应晶体管偏置为导电状态，以允许所述导电电感器回路在所述有源区中感生回路电流；以及 所述晶体管电压控制器使所述场效应晶体管偏置为非导电状态，以抑制所述导电电感器回路在所述有源区中感生回路电流。
8.如权利要求1所述的半导体装置，其中所述有源区包括源极区和漏极区，使得所述栅极结构、所述源极区以及所述漏极区协作来形成所述场效应晶体管。
9.一种集成电感器装置，其包括: 导电电感器回路； 晶体管布置，其包括有源半导体材料的环形区，所述环形区中界定有源极区和漏极区，并且包括栅极结构，所述栅极结构正交地上覆于有源半导体材料的所述连续环形区；以及 介电材料，所述介电材 料处在所述导电电感器回路与所述晶体管布置之间，其中所述晶体管布置充当用于所述集成电感器装置的电压调制屏蔽，所述电压调制屏蔽影响所述集成电感器装置的电感。
10.如权利要求9所述的集成电感器装置，其中所述环形区是有源半导体材料的连续区。
11.如权利要求9所述的集成电感器装置，其进一步包括晶体管电压控制器，所述晶体管电压控制器被连接到所述晶体管布置，以便控制有源半导体材料的所述连续环形区的导电状态和非导电状态。
12.如权利要求9所述的集成电感器装置，其中: 所述导电电感器回路包括第一线匝和第二线匝； 所述第一线匝上覆于有源半导体材料的所述连续环形区； 所述晶体管布置进一步包括与有源半导体材料的所述环形区隔离的有源半导体材料的第二环形区，有源半导体材料的所述第二环形区中界定有第二源极区和第二漏极区；所述晶体管布置进一步包括第二栅极结构，所述第二栅极结构正交地上覆于有源半导体材料的所述第二环形区；且 所述第二线匝上覆于有源半导体材料的所述第二环形区。
13.如权利要求12所述的集成电感器装置，其进一步包括晶体管电压控制器，所述晶体管电压控制器被连接到所述晶体管布置，以便独立地控制有源半导体材料的所述环形区和有源半导体材料的所述第二环形区的导电状态和非导电状态。
14.如权利要求9所述的集成电感器装置，其中所述导电电感器回路正交地上覆于所述栅极结构。
15.如权利要求9所述的集成电感器装置，其中: 所述晶体管布置被偏置来在导电状态下操作，从而将有源半导体材料的所述环形区变换成导电通路，所述导电通路容纳由所述导电电感器回路感生的回路电流；以及 所述晶体管布置被偏置来在非导电状态下操作，从而将所述有源半导体材料的所述环形区变换成非导电通路，所述非导电通路抑制由所述导电电感器回路感生的回路电流的形成。
16.一种半导体装置，其包括: 集成电感器，其形成于半导体衬底上； 晶体管布置，其形成于所述半导体衬底上，用以调制由所述集成电感器感生的回路电流； 介电材料，其用以使所述集成电感器与所述晶体管布置隔离；以及控制器，其被连接到所述晶体管布置，以选择所述晶体管布置的导电操作状态和非导电操作状态，其中所述晶体管布置的导电操作状态允许在所述晶体管布置中形成感生回路电流，并且所述晶体管布置的非导电操作状态抑制在所述晶体管布置中形成感生回路电流。
17.如权利要求16所述的半导体装置，其中: 所述半导体衬底包含半导体材料；且 所述晶体管布置包括界定在所述半导体材料中的有源区、界定在所述有源区中的源极区、界定在所述有源区中的漏极区以及上覆于所述有源区而形成并且与所述有源区正交的栅极结构，使得所述源极区、所述漏极区以及所述栅极结构协作来形成场效应晶体管。
18.如权利要求17所述的半导体装置，其中所述控制器被连接到所述场效应晶体管，以便控制所述场效应晶体管的导电状态和非导电状态。
19.如权利要求18所述的半导体装置，其中所述控制器被连接到所述栅极结构，以便通过调制所述栅极结构的栅极电压来控制所述场效应晶体管的导电状态和非导电状态。
20.如权利要求17所述的半导体装置，其中: 所述控制器使所述场效应晶体管偏置为导电状态，以允许所述集成电感器在所述有源区中感生回路电流；以及 所述控制器使所述场效应晶体管偏置为非导电状态，以抑制所述集成电感器在所述有源区中感生回路电流。
21.如权利要求17所述的半导体装置，其中所述有源区形成连续且相邻的环，所述环下伏于所述集成电感器的导电电感器回路。
22.如权利要求16所述的半导体装置，其中: 所述半导体衬底包含半导体材料；且 所述晶体管布置包括界定在所述半导体材料中的有源区、界定在所述有源区中的数个源极区、界定在所述有源区中的数个漏极区以及上覆于所述有源区而形成并且与所述有源区正交的数个栅极结构，使得所述源极区、所述漏极区以及所述栅极结构协作来形成串联连接的多个场效应晶体管。
23.一种计算机可读介质，其上存储有计算机可执行指令或数据，所述计算机可执行指令或数据在被执行时促进半导体装置的制造，所述半导体装置包括: 半导体材料层； 栅极结构，其上覆于所述半导体材料层而形成； 有源区，其被界定在所述半导体材料层中，所述有源区包括所述半导体装置的场效应晶体管； 介电材料层，其上覆于所述栅极结构并且上覆于所述有源区而形成；以及 导电电感器回路，其上覆于所述介质材料层而形成，其中所述场效应晶体管被控制来调制与所述导电电感器回路相关的电感。
24.如权利要求23所述的计算机可读介质，其中所述计算机可执行指令或数据包括图形数据库系统(GDS)数据文件。
25.如权利要求23所述的计算机可读介质，其中所述计算机可执行指令或数据表示针对被用来制造所述导电电感器回路的光刻掩模的布局设计。
26.如权利要求25所述的计算机可读介质，其中针对所述光刻掩模的所述布局设计界定所述导电电感器回路，使得: 所述导电电感器回路置留在第一平面中；且 所述导电电感器回路在平行于所述第一平面的参考平面上的投影落在所述有源区在所述参考平面上的投影内。
27.如权利要求23所述的计算机可读介质，其中所述计算机可执行指令或数据表示针对被用来制造所述栅极结构和所述场效应晶体管的光刻掩膜的布局设计。
28.如权利要求27所述的计算机可读介质，其中针对所述光刻掩膜的所述布局设计界定所述栅极结构，使得每个栅极结构都具有垂直于所述导电电感器回路的主纵向轴线。
全文摘要
本文提出一种半导体装置。所述半导体装置包括集成电感器，其形成于半导体衬底上；晶体管布置，其形成于所述半导体衬底上，用以调制由所述集成电感器感生的回路电流；介电材料，其用以使所述集成电感器与所述晶体管布置隔离；以及控制器，其被连接到所述晶体管布置。所述控制器用于选择所述晶体管布置的导电操作状态和非导电操作状态。所述晶体管布置的导电操作状态允许在所述晶体管布置中形成感生回路电流，并且所述晶体管布置的非导电操作状态抑制在所述晶体管布置中形成感生回路电流。本文提出一种半导体装置。所述半导体装置包括集成电感器，其形成于半导体衬底上；晶体管布置，其形成于所述半导体衬底上，用以调制由所述集成电感器感生的回路电流；介电材料，其用以使所述集成电感器与所述晶体管布置隔离；以及控制器，其被连接到所述晶体管布置。所述控制器用于选择所述晶体管布置的导电操作状态和非导电操作状态。所述晶体管布置的导电操作状态允许在所述晶体管布置中形成感生回路电流，并且所述晶体管布置的非导电操作状态抑制在所述晶体管布置中形成感生回路电流。
文档编号H01L23/522GK103155149SQ201180049461
公开日2013年6月12日 申请日期2011年10月13日 优先权日2010年10月14日
发明者阿尔文·棱·孙·洛克, 黄天天 申请人:超威半导体公司