专利名称：球强度改进的方法以及半导体器件的制作方法
技术领域：
本公开涉及球强度改进的方法以及半导体器件。
背景技术：
最小化集成电路(IC或芯片)的近期趋势导致多种类型的IC封装，诸如，芯片级封装(CSP)。例如，在引线接合的CSP中，芯片通过接合引线电连接至下层衬底。这样的配置要求尺寸在高度方面增加以容纳引线回路，并且要求尺寸在宽度和/或长度方面增加以容纳引线接合焊盘。为了进一步减小封装尺寸，提出了倒装芯片CSP。在倒装芯片CSP中，芯片不通过引线而是通过焊料凸块电连接至下层衬底。在倒装芯片CSP中，如果在芯片和衬底之间存在热膨胀系数(CTE)的不匹配，例如，如果衬底的CTE大于芯片的CTE，则当温度降低(例如，在回流焊接处理之后)时，衬底以比芯片更大的速率收缩。结果，CSP发生翘曲，这转而导致了产品可靠性和/或产品收得率问题。为了防止翘曲，已经提出在芯片和衬底之间添加底部填充材料，以将芯片“锁定”至衬底。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种改进半导体器件的球强度的方法，所述方法包括:接收将形成为所述半导体器件的电连接件的多个连接球的球图案，所述图案包括相互交叉的多列和多行，将所述球布置在所述列和所述行的交叉点处；以及修改所述球图案的区域中的球的布置方式，使得所述区域不包括孤立球。在该方法中，所述孤立球在同一列或同一行中不具有或者仅具有一个紧邻所述孤立球的相邻球。在该方法中，所述修改包括:将所述区域中的至少一个球移动到空交叉点，使得所述区域中的每个球都具有至少两个所述相邻球。在该方法中，所述修改包括:将球添加至所述区域中的空交叉点，使得所述区域中的每个球都具有至少两个所述相邻球。在该方法中，所添加的球是没有限定出所述半导体器件的电连接件的伪球。在该方法中，所述修改包括:将没有限定出所述半导体器件的电连接件的伪球设置在所述区域中的每个空交叉点上。在该方法中，所述区域是所述球图案的全部区域。在该方法中，所述区域包括所述球图案的角部区域。在该方法中，所述区域包括所述球图案的所有角部区域。在该方法中，还包括:制造具有在所述修改之后所获得的所述球图案的所述半导体器件。根据本发明的另一方面，提供了一种改进半导体器件的球强度的方法，所述方法包括:接收将形成为所述半导体器件的多个连接球的球图案，所述图案包括相互交叉的多列和多行，将所述球布置在所述列和所述行的一些而不是所有交叉点处；在所述多个球中标识出至少一个孤立球，其中，所述孤立球在同一列或同一行中具有至多一个紧邻所述孤立球的相邻球；以及通过将一个或多个球中的每一个添加至邻近所述孤立球的空交叉点来修改所述球图案，使得所述孤立球具有两个或更多相邻球。在该方法中，所述孤立球是所述球图案的角部球。在该方法中，执行所述修改，以确保修改后的球图案的每个角部球都具有两个相邻球。在该方法中，所述孤立球位于所述球图案的角部区域中，以及执行所述修改，以确保修改后的球图案的所述角部区域中的每个球都具有两个或更多相邻球。在该方法中，执行所述修改，以确保修改后的球图案的每个角部区域中的每个球都具有两个或更多相邻球。在该方法中，仅对所述球图案的所有角部区域执行所述修改，并且确保所述修改后的球图案的每个角部区域中的每个球都具有两个或更多相邻球。在该方法中，执行所述修改，以确保修改后的球图案中的每个球都具有两个或更多相邻球，其中，所述修改后的球图案包括所述一个或多个添加的球。根据本发明的又一方面，一种具有改进的球强度的半导体器件，所述半导体器件包括:芯片，具有有源表面；多个连接球，位于所述有源表面上，并且与所述芯片电连接，所述连接球被布置在相互交叉的多列和多行中的一些但不是所有交叉点处；以及多个伪球，位于所述有源表面上，但不与所述芯片电连接，所述伪球被布置在未布置所述连接球的交叉点处；其中，至少位于所述芯片的角部区域中，每个所述连接球或每个所述伪球都具有至少两个相邻的连接球或伪球。在该半导体器件中，位于所述芯片的所述角部区域之一以外的至少一个连接球具有不多于一个相邻连接球。在该半导体器件中，所述半导体器件为芯片级封装件(CSP)，还包括:衬底，具有相对表面，其中一个表面通过所述连接球和所述伪球机械连接至所述芯片，并且通过所述连接球电连接至所述芯片；密封剂，位于所述衬底的所述一个表面上，并且覆盖所述芯片、所述连接球和所述伪球；以及焊料球，位于所述衬底的另一表面上，并且通过所述衬底与所述连接球电连接。
—个或多个实施例通过附图中的多个图被示出并且不限于其，其中，在各个附图中，具有相同参考数字标号的元件表示相似元件。除非另外公开，附图不按比例绘制。图1是球图案的示意性平面图。图2A-图2C、图3和图4是球图案的一些区域的示意性平面图。图5是根据一些实施例的方法的流程图。图6A和图6B分别是根据一些实施例的球图案和修改后的球图案的示意性平面图。图7A和图7B分别是沿着图6A中的线Af和图6B中的线B-B'的横截面图。图8是根据一些实施例的方法的流程图。图9A和图9B分别是根据一些实施例的球图案和修改后的球图案的示意性平面图。图10是根据一些实施例的方法的流程图。图1IA和图1IB分别是根据一些实施例的球图案和修改后的球图案的示意性平面图。图12是根据一些实施例的方法的流程图。图13是根据一些实施例的芯片级封装(CSP)的示意性横截面图。
具体实施例方式可以理解，以下公开提供用于实现多种实施例的不同特征的多个不同实施例或实例。以下描述组件和布置的特定实例，以简化本公开。然而，发明思想可以具体化为多种不同形式，并且不构成对在此所述的实施例的限制；而是，这些实施例被提供，使得本说明全面和完整，并且将发明思想完全传达给本领域普通技术人员。然而，明显地，可以在没有这些特定详情的情况下实施一个或多个实施例。在附图中，为了清楚起见，层和区域的厚度和宽度被放大。图中的类似参考数字指示类似元件。在图中所示的元件和区域本质上是示意性的，并且从而图中所示的相对尺寸或间隔不旨在限制发明思想的范围。发明人已经认识到，通常通过对芯片的操作的基本考虑，而不是机械强度来配置用于芯片或芯片封装到衬底或另一组件的电连接的焊料凸块或焊料球的布置。在一些情况下，焊料凸块或焊料球在芯片或芯片封装的表面上不均匀地分配。焊料凸块或焊料球的一些不均匀分配在一些焊料凸块或焊料球处产生比其他焊料凸块或球处更高的压力。结果，很可能出现诸如球/凸块裂纹或管芯碎裂等问题。在一些实施例中，将要被形成用于芯片或芯片封装的球的球图案被修改，使得球图案的至少一个区域不包括孤立球(如本文中使用的)，用于改进的球强度(ballstrength)。在一些实施例中，这样的修改包括:移动和/或添加一个或多个球，使得孤立球具有至少两个相邻球并且不再被认为是孤立的。在一些实施例中，被执行修改的孤立球是球图案的角部球。如在本文中使用的，“半导体器件”是芯片或其中包括至少一个芯片的芯片封装件。半导体器件的一个实例是裸芯片或管芯(如在图13中的102处示意性地示出的)。半导体器件的另一实例是芯片封装件(如在图13中的1300处示意性地示出的)，除了至少一个芯片(诸如，图13中的102)之外，包括其上装配有该至少一个芯片的载体或衬底(诸如，图13中的104)。半导体器件的又一实例是一个位于另一个上的芯片的堆叠件。半导体器件的进一步实例是包括多个芯片的多芯片封装。在一些实施例中，芯片封装进一步包括其中嵌入一个或多个芯片的密封剂(encapsulant)(如在图13中的108处示意性地示出的)。
如在本文所使用的，“连接球”是沉积在半导体器件的表面上的用于将半导体器件的芯片电连接至至少一个外部组件或器件的导电凸块或球。连接球还用于将半导体器件物理连接至外部组件或器件。然而，连接球的基本功能是将电信号(例如，功率、接地、或数据)发送至半导体器件或从该半导体器件接收电信号。连接球的一个实例是在芯片(如在图13中的102处示意性地示出的)的表面上用于将芯片电连接至至少一个外部组件或器件(例如，如在图13中的104处示意性地示出的衬底或载体)的焊料球(如在图13中的106处示意性地示出的)。连接球的另一实例是在芯片封装件(如在图13中的1300处示意性地示出的)的表面上用于将芯片封装中的芯片电连接至至少一个外部组件或器件(未示出)的焊料球(如在图13中的110处示意性地示出的)。如在本文中使用的，“伪球”是沉积在半导体器件的同一表面上的凸块或球，在该表面上，半导体器件的连接球用于将半导体器件的芯片电连接至至少一个外部组件或器件；然而，伪球基本用于将半导体器件物理连接至至少一个外部组件或器件。在一些实施例中，伪球在半导体器件和外部组件或器件之间不提供电连接。在一个实例中，伪球不与半导体器件电连接。在进一步实例中，伪球与半导体器件电连接，但是不与外部组件或器件电连接。在一些实施例中，伪球在半导体器件和外部组件或器件之间提供电连接。然而，这样的电连接不影响半导体器件的期望操作或功能。例如，除了由半导体器件的一个或多个连接球已经提供的一个或多个其他接地或功率连接之外，伪球提供用于在半导体器件和外部组件或器件之间的接地或电源电压的电连接。如在本文中使用的，除非另外指定，“连接球”和“伪球”共同称为“球”。图1是半导体器件(未示出)的球图案300的示意性平面图。球图案300包括用于半导体器件的多个连接球306。球图案300包括多个列321 (由图1中的垂直箭头示意性地表示)和行323 (由图1中的水平箭头示意性地表示)，其在多个交叉点325处相互交叉或相交。为了简单起见，在图1中仅在列321'和行323'的交叉点处指出一个交叉点325。在一些实施例中，列和行相互垂直，如在图1中示意性地示出的。在一些实施例中，列和行不垂直，例如，它们以大于90度或小于90度的角度交叉。连接球306中的每个都布置在交叉点325之一处。如上所述，连接球306通过给予半导体器件的操作的基本考虑，而不是机械强度来配置物理布置。同样地，连接球306通常不均匀地分配，如图1中示意性地示出的。这样的球的不均匀分配在一些球处产生比其他球更高的应力。结果，很可能出现诸如球破裂或管芯碎裂(在背面研磨期间)等问题。发明人发现，孤立球很可能导致缺陷，诸如，球破裂或管芯碎裂，特别是当这样的孤立球是角部球(即，位于球图案的角部处的球)时，如在图1中的306处示意性地示出的。如在本文中所使用的，“孤立球”是不具有或仅具有一个相邻球的球。如在此所使用的，特定球的“相邻球”是在与特定球相同的列或行中紧邻特定球的球。例如，如在图1中示意性地示出的，特定球306s具有三个相邻球306η，其每个都邻近该特定球306s并且在与特定球306s位于相同的列或行上。邻近特定球306s但是不在与特定球306相同的列或行上的球306z不是相邻球，即，对角线邻近的球不被认为是相邻球。在球图案300中标识(通过小圆圈)多个孤立球306i。如在图1中示意性地示出的,孤立球306i中的每个都具有至多一个相邻球。角部球306c中的一些也是孤立球，其尤其可能存在缺陷，诸如球碎裂或无效等等。图2A-图2C和图3-图4分别是球图案(诸如，球图案300)的可能角部区域400A-400E的示意性平面图。如在图2A-图2C和图3-图4中示意性地示出的，角部区域是包括球图案的角部的区域。角部球不必须布置在用于被认为是角部区域的包含角部的区域的球图案的角部处。例如，如图3中示意性地示出的，球图案的角部325c是空的，但是包含空角部325c的区域400D仍然被认为是角部区域。角部区域400A和400B的角部球306c是孤立球，每个都仅具有一个相邻球306η。角部区域400C的角部球306c也是孤立球，其不具有相邻球。角部区域400D不具有角部球。而且，角部区域400D中的每个和每一球都具有至少两个角部球。角部区域400E具有不是孤立球的角部球306c。而且，角部区域400E中的每个和每一球都具有至少两个相邻球。发明人发现，包括具有孤立球的角部区域(诸如，角部区域400A-400C)的球图案的半导体器件的平均疲劳寿命比包括不具有孤立球的角部区域(诸如，角部区域400D-400E)的球图案的半导体器件的平均疲劳寿命少了约15%至20%。换句话说，没有孤立球的角部区域(诸如，角部区域400D-400E)提供比具有孤立球的角部区域(诸如，角部区域400A-400C)更好的改进球强度。这对于任何其他区域(不必须是角部区域)和/或对于球图案中的任何球(不必须是角部球)也适用。例如，如果包括图1中的孤立球306w的(非角部)区域不包括孤立球，则该区域的球强度将被改进。从而，根据一些实施例，球在球图案的区域中的布置被修改，使得该区域不包括孤立球。图5是根据这样的实施例的方法500的流程图。在步骤501，接收将形成为用于半导体器件的电连接的多个连接球的球图案。所接收的球图案包括具有孤立球的区域(例如，角部区域400A)。在步骤503，球在区域400A中的布置被修改，使得该区域不再包括孤立球。例如，区域400A、400B或400C在一些实施例中被修改，以变为不具有孤立球的区域400D或400E。在步骤505，半导体器件被制造为具有修改后的球图案。适用于制造半导体器件的任何制造处理都是可应用的。将在随后关于图7A-图7B描述典型工艺。在一些实施例中，在步骤503处将被修改的区域是球图案的角部区域。在进一步实施例中，在步骤503处将被修改的区域包括球图案的一些或所有角部区域。在还有的进一步实施例中，在步骤503处将被修改的区域是整个球图案。在步骤503，一种可能修改包括:将孤立球移动到空交叉点，使得正被修改的区域中的每个球都具有至少两个相邻球。例如，还作为连接球的区域400A中的孤立球(例如，角部球306c)被移动至空交叉点(例如，图2A中的325e)。然后，区域400A将变为每个球都具有至少两个相邻球的区域400D。被移动的球(例如，图3中的306m)仍然是连接球，以确保半导体器件的合适或期望操作或功能。在一些实施例中执行半导体器件的一个或多个导电层的重新布线，以提供到/从被移动的球306m的合适电连接。类似地，如果具有孤立球的区域是区域400B，则在一些实施例中，可以通过将孤立球(例如，区域400B中的角部球306c)移动至空交叉点(例如，图2B中的325e)而修改变为区域400D。同样地，如果具有孤立球的区域是区域400C，则在一些实施例中可以通过将孤立球(例如，区域400C中的角部球306c)移动至空交叉点(例如，图2C中的两个空交叉点325e中的一个)而修改变为区域400D。在一些实施例中，孤立球被完全移动出正被修改的区域。例如，区域400C中的孤立球(例如，角部球306c)被完全移动出区域400C，使得修改后的区域没有孤立球。在步骤503，另一种可能修改包括:将伪球添加至空交叉点，使得正被修改的区域中的每个球都具有至少两个相邻球。在一些实施例中，代替或除如上所述的移动连接球之夕卜，执行伪球的添加。在一些实施例中，伪球被添加至将被修改的区域(例如，区域400A-400C中的任何一个)中的所有空交叉点。换句话说，该修改包括:用伪球填充正被修改的区域中的每个空交叉点。结果，获得区域400E，其中，每个球都具有至少两个相邻球。然而，假设被修改的区域中的每个球都具有至少两个相邻球，则伪球不必须添加至将被修改的区域中的所有空交叉点，如在以下示意性地公开的。图6A和图6B分别是根据一些实施例的球图案600A和修改后的球图案600B的示意性平面图。图8是根据一些实施例的方法800的流程图。图6A-图6B的球图案将用于关于图8的描述的说明目的。在步骤801，接收将被形成为用于半导体器件的电连接的多个连接球306的球图案(诸如，图6A中的球图案600A)。连接球306被布置在球图案600A的列和行(未编号)的一些而不是所有交叉点处。从而，一些交叉点仍然是空的，如在图6A中的325e处示意性地示出的。在步骤802，分析了至少一个角部区域651-654(图6A)，以标识出在角部区域中存在的所有孤立球。如之前所述，孤立球是具有至多一个相邻球的球。例如,在图6A中的典型球图案600A中，当分析角部球651时，标识出两个孤立球306i，其中一个是角部球306c。在一些实施例中，例如通过在视觉上检验所接收的球图案600A的布局，手动地执行分析。在一些实施例中，通过计算机系统被硬布线或编程以标识出孤立球，来执行分析。例如，计算机系统(例如，通用计算机系统)被配置成对每个球计算紧邻正被论述的球并且在与正被论述的球相同的列或行上的相邻球的数量。如果所计算的相邻球的数量是I或0，则正被论述的球被标记为孤立球。在步骤803，通过将一个或多个伪球中的每个添加至邻近所标识出的孤立球(例如，角部区域651中的角部球306c)的空交叉点，修改至少一个角部区域(例如，651)，使得该球具有两个或更多相邻球并且不再被认为是孤立的。类似于步骤802，通过手动地或者通过计算机系统执行伪球添加。例如，至少一个伪球306dl被添加至邻近角部区域651中的角部球306c (其在步骤802中被标识为孤立球)的空交叉点，如图6B中示意性地示出的。从而,修改后的球图案600B中的角部区域651中的角部球306c不再被认为是孤立的，现在其具有两个相邻球，一个相邻球是所添加的伪球306dl，另一个相邻球是紧接在同一列中的角部球306下面的连接球306k。根据一些实施例，步骤803在此终止，该步骤被设计成改进所分析的角部区域中的角部球强度。
在一些实施例中，执行步骤803，从而不仅改进角部球强度，而且改进所分析的角部区域中的其他连接球处的球强度。例如，角部区域651还包括另一连接球306k，其也被标识为孤立球。从而，至少另一伪球306d2被添加至邻近孤立球306k的空交叉点，如图6B中示意性地示出的。从而,修改后的球图案600B中的球306k不再被认为是孤立的，现在其具有两个相邻球，一个相邻球是所添加的伪球306d2，另一个相邻球是紧接在同一列中的球306k之上的角部球306c。根据一些实施例，步骤803在此终止，将该步骤设计为改进所分析的角部区域中的连接球强度。在一些实施例中，执行步骤803，从而不仅改进连接球强度，而且改进所分析的角部区域中的伪球强度。例如，如在图6B中所示，当伪球306dl被添加时，其是仅具有为角部球306c的一个相邻球的孤立球。如果半导体器件被制造有这样的孤立伪球,则孤立伪球经受增加的压力，并且倾向于存在缺陷，诸如，球破裂。由于孤立伪球不要求提供用于半导体器件的期望操作或功能，因此如果裂纹发生，其不会影响半导体器件的操作或功能。从而，在一些情况下，孤立伪球在修改后的球图案中是可接受的。然而，甚至在孤立伪球中的裂纹和/或与孤立伪球相关的管芯碎裂是不期望的情况下，一个或多个更多伪球被添加，以确保在所分析的角部区域中没有孤立球(包括连接球和伪球)存在。例如，在图6的修改后的球图案600B中，更多伪球306d3被添加至邻近孤立伪球306dl的空交叉点，使得伪球306dl具有至少两个相邻球并且不再被认为是孤立球。在一些实施例中，分析新添加的伪球306d3，以确定新添加的伪球是否是孤立球。如果答案是肯定的，则另一伪球被添加至邻近孤立伪球306d3的空交叉点，使得伪球306d3具有至少两个相邻球并且不再被认为是孤立球。重复处理，直到所分析的角部区域中的每个球(不管其是连接球还是伪球)都具有两个或更多相邻球。相邻球不需要位于所分析的角部区域中。例如，图6B中的伪球306d3具有在所分析的角部区域651之外的相邻球306t。根据一些实施例，步骤803在此终止，该步骤被设计为改进所分析的角部区域中的连接和伪球强度。在步骤805，半导体器件被制造为具有修改后的球图案。适用于制造半导体器件的任何制造处理都是可接受的。现在关于分别是沿着图6A中的线A-A'和图6B中的线B-B'的横截面图的图7A-图7B示意性地描述典型工艺过程。如在图7A中可以看到的，半导体器件700包括衬底710，其是其中和/或其上具有集成电路的半导体衬底。衬底710包括但不限于体硅、半导体晶圆、绝缘体上硅(SOI)衬底、或硅锗衬底。在一些实施例中，使用包括III族、IV族和V族元素的其他半导体材料。在一些实施例中，衬底710进一步包括多个隔离部件(未示出)，诸如，浅沟槽隔离(STI)部件或硅的局部氧化(LOCOS)部件。隔离部件限定并且隔离开各个微电子元件(未示出)。根据一些实施例，在衬底710中形成的这种微电子元件的实例包括晶体管(例如，金属氧化物半导体场效应晶体管(MOSFET))、互补金属氧化物半导体(COMS)晶体管、双极结型晶体管(BJT)、高压晶体管、高频晶体管、P-沟道和/或η-沟道场效应晶体管(PFET/NFET)等)；电阻器、二极管；电容器；电感器；熔丝；以及其他合适元件。通过执行各个工艺来形成各个微电子元件，包括沉积、蚀刻、注入、光刻、退火、以及其他合适工艺。微电子元件被互连，以形成集成电路器件，诸如，逻辑器件、存储器器件(例如，SRAM)、RF器件、输入/输出(I/O)器件、芯片上系统(SoC)器件、其组合、以及其他适当类型的器件。在一些实施例中，衬底710进一步包括层间介电层和在集成电路之上的金属化结构。金属化结构中的层间介电层包括低-k介电材料、未掺杂娃玻璃(USG)、氮化娃、氮氧化硅、或其他通常使用的材料。在一些实施例中，低_k介电材料的介电常数(k值)小于约
3.9，或小于约2.8。在一些实施例中，金属化结构中的金属线由铜或铜合金形成。本领域技术人员将认识到金属化层的形成细节。接触区域712是在顶层层间介电层中形成的顶部金属化层，其是导电线路的一部分，并且如果有必要，具有由平坦化工艺(诸如，化学机械抛光(CMP))处理的暴露表面。用于接触区域712的合适材料包括但不限于例如铜(Cu)、铝(Al)、AlCu、铜合金、或其他导电材料。在一个实施例中，接触区域712包括金属焊盘713 (例如，Al)，在一些实施例中，其被用在接合工艺(bonding process)中，以将各个芯片中的集成电路连接至外部部件。钝化层714形成在衬底710上并且被图案化以形成暴露金属焊盘713的一部分的开口 715，用于允许随后的钝化后互连工艺。在一个实施例中，钝化层714由选自未掺杂的娃酸盐玻璃(USG)、氮化娃、氮氧化娃、氧化娃、以及其组合的非有机材料形成。在另一实施例中，钝化层714由聚合物层形成，诸如，环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)等，但是也可以使用其他相对软的通常有机的介电材料。然后，对钝化层714执行钝化后互连(PPI)工艺。在一些实施例中，粘附层(未示出)和种子层(未示出)在钝化层714上形成，以为开口 715的侧壁和底部装衬里(line)。粘附层(还称为粘合层)被涂覆形成，覆盖钝化层714和开口 715的侧壁和底部。粘附层包括通常使用的防护材料，诸如，钛、氮化钛、钽、氮化钽、以及其组合，并且使用物理汽相沉积、溅射等形成。粘附层有助于改进在钝化层714上随后形成的导电线的粘附。种子层被涂覆形成在粘附层上。种子层的材料包括铝、铝合金、铜、铜合金、银、金、铝、以及其组合。在一个实施例中，种子层由溅射形成。在其他实施例中，使用诸如物理汽相沉积或电镀等其他通常使用的方法。在粘附层和种子层(如果使用)上形成钝化后互连(PPI)线(line) 718，以填充开口 715。使用掩模和光刻处理，导电材料填充钝化层714的开口 715和掩模的开口，之后去除掩模以及粘附层和种子层的所有暴露部分。去除包括湿式蚀刻工艺或干式蚀刻工艺。在一个实施例中，去除包括使用基于氨水的酸性物质的同向湿式蚀刻，在一些实施例中，其是具有短持续时间的闪蚀刻。填充开口 715的导电材料用作PPI线718。PPI线718包括但不限于例如铜、铝、铜合金、或其他导电材料。在一些实施例中，PPI线718进一步包括在含铜层的顶部上的含镍层(未示出)。PPI形成方法包括电镀、无电镀、溅射、化学汽相沉积方法等。PPI线718将接触区域712连接至凸块部件。在一些实施例中，PPI线718还用作电源线、再分布线(RDL)、电感器、电容器、或任何无源组件。在一些实施例中，PPI线718具有小于约30 μ m的厚度，例如，在约2 μ m和约25 μ m之间。在一些实施例中，介电层(未示出)(还被称为隔离层或钝化层)形成在暴露的钝化层714和PPI线718上。介电层由介电材料形成,诸如,氮化娃、碳化娃、氮氧化娃、或其他可应用材料。形成方法包括等离子体增强化学汽相沉积(PECVD)或其他通常使用的CVD方法。
聚合物层722形成在介电层上。然后，执行光刻技术和蚀刻工艺(诸如，干式蚀刻和/或湿式蚀刻工艺)，以图案化聚合物层722，从而开口 723被形成为通过聚合物层722并且暴露PPI线718的一部分，用于允许随后的凸块工艺。聚合物层722 (如名字所暗示的)由聚合物形成，诸如，环氧树脂、聚酰亚胺、苯并环丁烯(BCB)、聚苯并恶唑(PBO)等，但是也可以使用其他相对软的通常有机的介电材料。在一个实施例中，聚合物层722是聚酰亚胺层。在另一实施例中，聚合物层722是聚苯并恶唑(PBO)层。聚合物层722是软的，从而具有减小对各个衬底的固有应力的作用。另外，聚合物层722容易形成为几十微米厚。形成凸块下金属化(UBM)层724，在一些实施例中，其包括扩散阻挡层和种子层。UBM层724形成在聚合物层722和PPI线718的暴露部分上，并且在开口 723的侧壁和底部装衬里。形成扩散阻挡层(还称为粘合层)，以覆盖开口 723的侧壁和底部。在一些实施例中，扩散阻挡层由氮化钽、氮化钛、钽、钛等形成。形成方法包括物理汽相沉积(PVD)或溅射。在一些实施例中，种子层是形成在扩散阻挡层上的铜种子层。在一些实施例中，种子层由铜合金形成，包括银、铬、镍、锡、金、以及其组合。在一个实施例中，UBM层724包括由Ti形成的扩散阻挡层和由Cu形成的种子层。在UBM层724上提供掩模层(未示出)并且将该掩模层图案化以暴露UBM层724的一部分，用于凸块形成。具有焊料可湿性的导电材料(诸如，SnAg、或其他无铅或含铅焊料材料)被沉积在暴露部分上，从而形成与下层UBM层724接触的凸块(或球)306。凸块306限定用于半导体器件700的连接球。在一些实施例中，除了伪球306d不形成与形成在衬底710中或上的IC的电连接之外，以与连接球306类似的方式形成伪球306d(图7B)。在一些实施例中，伪球306d形成在聚合物层722上，具有或不具有插入层，其具有与UBM层724相同的材料并且与其同时形成。在一些实施例中，伪球306d具有与连接球306相同的材料并且与连接球同时形成。将其上形成连接球306和一个或多个伪球306d的半导体器件700翻转，并且通过将球306和306d回流，将该半导体器件700接合至下层衬底(或另一芯片)。将所得到的结构任选地封装，并且形成焊料球，如在本文关于图13公开的。在一些实施例中，执行步骤803，以确保修改后的球图案的每个角部球都具有两个相邻球。为了该目的，如在图6B中示意性地示出的，除了被添加至角部区域651的伪球306dl之外，两个伪球被添加至角部区域652，并且一个伪球(未编号)被添加至角部区域653。角部区域654不需要修改，这是因为其已经没有孤立球。在一些实施例中，执行步骤803，以确保修改后的球图案的至少一个角部区域中的每个球都具有两个或更多相邻球。例如并且如上所述，添加伪球306d2和306d3，以确保角部区域651中的每个球都具有至少两个相邻球。在一些实施例中，执行步骤803，以确保修改后的球图案的所有角部区域(例如，651、652、653、以及654)都具有两个或更多相邻球。在一些实施例中，仅对角部区域(例如651、652、653和654)执行步骤803，以确保修改后的球图案的所有角部区域中的每个球都具有两个或更多相邻球。例如，图6B中的修改后的球图案600B在所有角部区域中都不包括孤立球，但是仍然包括在角部区域外的一个或多个孤立球，例如，图6B中的306g。为了改进一个或多个角部区域中的球强度的目的，角部区域被限定为包括球图案的角部并且具有约为球图案的相应尺寸的三分之一的尺寸的区域。例如，假设球图案(图6中的600B)具有长度B和宽度B'，每个角部区域的长度A和宽度A'都满足以下关系:A ( 1/3*B 和 A' ( 1/3*B'。图9A和图9B分别是根据一些实施例的球图案900A和修改后的球图案900B的示意性平面图。图10是根据一些实施例的方法1000的流程图。图9A-图9B的球图案将用于关于图10的描述的说明目的。在步骤1001，接收将形成为用于半导体器件的电连接的多个连接球306的球图案(诸如，图9A中的球图案900A)。连接球306布置在球图案900A的列和行(未编号)的一些但不是所有交叉点处。从而，一些交叉点仍然为空，如在图9A中的325e处示意性地示出的。在步骤1002，分析所接收的球图案900A，以标识出所有孤立球。以类似于关于步骤802描述的方式执行上述分析。在步骤1003，通过将一个或多个伪球中的每个添加至邻近所标识出的孤立球之一的空交叉点，修改球图案900A，以确保修改后的球图案中的每个球(包括所有连接球和伪球)都具有两个或更多相邻球。在图9B中示意性地示出了结果。应该注意，在一些实施例中，执行步骤1003，在整个球图案而不是仅在角部区域中改进球强度。修改后的球图案900B可能还包括空交叉点，如在图9B中的325e处示意性地示出的。在步骤1005，半导体器件被制造成具有修改后的球图案900B，其如上所述，可能仍然包括空交叉点。适用于制造半导体器件的任何制造处理都是可应用的。典型工艺已经关于图7A-图7B进行了描述。图1lA和图1lB分别是根据一些实施例的球图案1100A和修改后的球图案1100B的示意性平面图。图12是根据一些实施例的方法1200的流程图。图1lA-图1lB的球图案在图12的描述中将被用于说明目的。在步骤1201，接收将形成为用于半导体器件的电连接的多个连接球306的球图案(诸如，图1lA中的球图案1100A)。连接球306被布置在球图案1100A的列和行(未编号)的一些但不是所有交叉点处。从而，一些交叉点仍然为空，如在图1lA中的325e处示意性地示出的。在步骤1203，球图案1100A中的每个空交叉点都提供有伪球306d，以提供具有均匀球分配的修改后的球图案1100B。修改后的球图案1100B不包括空交叉点。在一些实施例中，以类似于关于步骤802描述的方式，在步骤1203之前，执行用于分析所接收的球图案1100A以标识出孤立球的步骤1202。在步骤1205，半导体器件被制造为具有修改后的球图案1100B，其如上所述不包括空交叉点。适用于制造半导体器件的任何制造工艺都是可应用的典型工艺已经关于图7A-图7B进行了描述。图13是根据一些实施例的芯片级封装(CSP) 1300的示意性横截面图。CSP 1300包括通过布置在芯片102的表面114 (例如，有源表面)上的焊料凸块106连接至衬底104的第一侧116的芯片或管芯102。密封剂108形成在衬底104的第一侧116之上，以在此封装芯片102。焊料球110形成在衬底104的第二相对侧118上，用于与其他组件(未示出)的电连接。
在CSP 1300中，焊料凸块106和/或焊料球110的球图案已经以在本文中所描述的任何方式被修改。由于CSP 1300的球强度已经被改进，所以在一些实施例中，底部填充材料被省略，从而降低了制造成本和时间，同时确保可接受球强度。在进一步实施例中，CSP 1300在芯片102和衬底104之间仍然被提供有底部填充材料，其进一步增加了防止缺陷(诸如，翘曲、球破裂、管芯碎裂等)的改进球强度，。虽然典型实施例主要被描述用于CSP，特别是晶圆级CSP，但是进一步实施例还可应用于各种球栅阵列封装。以上方法实施例示出典型步骤，但是它们不必须要求以所示顺序执行。在一些实施例中，根据本公开的实施例的精神和范围，结合具体情况，步骤被添加、替换、改变顺序、和/或删除。结合不同特征的实施例和/或不同实施例在本公开的范围内，并且在回顾本公开之后，对于本领域技术人员来说是显而易见的。根据一些实施例，一种改进半导体器件的球强度的方法包括:接收将形成为用于半导体器件的电连接的多个连接球的球图案。该图案包括相互交叉的多列和多行。球布置在列和行的交叉点处。根据该方法，球图案的区域中的球的布置方式被修改，使得该区域不包括孤立球。根据一些实施例，一种改进半导体器件的球强度的方法包括:接收将被形成用于半导体器件的多个连接球的球图案。该图案包括相互交叉的多列和行。球被布置在列和行的一些而不是所有交叉点处。该方法还包括:标识在多个球中的至少一个孤立球，孤立球具有至多一个紧邻同一列或同一行中的孤立球的相邻球。该方法还包括:通过将一个或多个球中的每个添加至邻近孤立球的空交叉点来修改球图案，使得孤立球具有两个或更多相邻球。根据一些实施例，一种具有改进的球强度的半导体器件包括:具有有源表面的芯片、在有源表面上并且与芯片电连接的多个连接球、以及在有源表面上但是不与芯片电连接的多个伪球。连接球被布置在相互交叉的多列和多行的一些而不是所有交叉点处。伪球被布置在没有布置连接球的交叉点处。至少在芯片的角部区域中，每个连接球或伪球都具有紧邻同一列或同一行中的连接球或伪球的至少两个相邻连接球或伪球。本领域普通技术人员将容易地看出，一个或多个所公开的实施例实现上述一个或多个优点。在阅读以上说明之后，本领域普通技术人员能够影响在此广泛论述的等效和多种其他实施例的多种改变、替换。从而，将想到，在此准许的保护仅通过包含在所附权利要求及其等效中的定义限制。
权利要求
1.一种改进半导体器件的球强度的方法，所述方法包括: 接收将形成为所述半导体器件的电连接件的多个连接球的球图案，所述图案包括相互交叉的多列和多行，将所述球布置在所述列和所述行的交叉点处；以及 修改所述球图案的区域中的球的布置方式，使得所述区域不包括孤立球。
2.根据权利要求1所述的方法，其中， 所述孤立球在同一列或同一行中不具有或者仅具有一个紧邻所述孤立球的相邻球。
3.根据权利要求1所述的方法，其中， 所述修改包括:将所述区域中的至少一个球移动到空交叉点，使得所述区域中的每个球都具有至少两个所述相邻球。
4.根据权利要求1所述的方法，其中， 所述修改包括:将球添加至所述区域中的空交叉点，使得所述区域中的每个球都具有至少两个所述相邻球。
5.根据权利要求4所述的方法，其中， 所添加的球是没有限定出所述半导体器件的电连接件的伪球。
6.根据权利要求1所述的方法，其中， 所述修改包括:将没有限定出所述半导体器件的电连接件的伪球设置在所述区域中的每个空交叉点上。
7.根据权利要求1所述的方法，其中， 所述区域是所述球图案的全部区域。
8.根据权利要求1所述的方法，其中， 所述区域包括所述球图案的角部区域。
9.一种改进半导体器件的球强度的方法，所述方法包括: 接收将形成为所述半导体器件的多个连接球的球图案，所述图案包括相互交叉的多列和多行，将所述球布置在所述列和所述行的一些而不是所有交叉点处； 在所述多个球中标识出至少一个孤立球，其中，所述孤立球在同一列或同一行中具有至多一个紧邻所述孤立球的相邻球；以及 通过将一个或多个球中的每一个添加至邻近所述孤立球的空交叉点来修改所述球图案，使得所述孤立球具有两个或更多相邻球。
10.一种具有改进的球强度的半导体器件，所述半导体器件包括: 芯片，具有有源表面； 多个连接球，位于所述有源表面上，并且与所述芯片电连接，所述连接球被布置在相互交叉的多列和多行中的一些但不是所有交叉点处；以及 多个伪球，位于所述有源表面上，但不与所述芯片电连接，所述伪球被布置在未布置所述连接球的交叉点处； 其中，至少位于所述芯片的角部区域中，每个所述连接球或每个所述伪球都具有至少两个相邻的连接球或伪球。
全文摘要
在一种改进半导体器件的球强度的方法中，接收将形成为半导体器件的电连接件的多个连接球的球图案。该图案包括相互交叉的多列和多行。球布置在列和行的交叉点处。球图案的区域中的球布置被修改，使得该区域不包括孤立球。本发明还提供了一种球强度改进的方法以及半导体器件。
文档编号H01L23/488GK103094137SQ20121002546
公开日2013年5月8日 申请日期2012年2月6日 优先权日2011年11月8日
发明者于宗源, 陈宪伟, 陈英儒, 梁世纬 申请人:台湾积体电路制造股份有限公司