Soi基板的制造方法

专利名称：Soi基板的制造方法
技术领域：
本发明涉及SOI (Silicon on Insulator ；绝缘硅)基板，还涉及使用SOI基板而制成的半导体装置。在本说明书中，半导体装置是指所有能够通过利用半导体特性而工作的装置，电气光学装置、半导体电路及电子设备都是半导体装置。
背景技术：
正在对使用在绝缘表面上设置有薄单晶半导体层的被称为SOI基板的半导体基板的集成电路进行开发，来代替将单晶半导体的锭(ingot)切成薄片而制成的硅片。通过使用SOI基板，可以降低晶体管的漏极和基板之间的寄生电容，因此能够提高半导体集成电路的性能的SOI基板引人注目。
作为制造SOI基板的方法，已知氢离子注入剥离法(也称为智能剥离(Smart-cut) 法)(例如参照专利文献1)。专利文献1的SOI形成方法的概要如下通过将氢离子注入到硅片，在离表面规定深度处形成微小气泡层，并将注入有氢离子的硅片介以氧化硅膜接合到另一硅片。然后，通过进行加热处理，使该微小气泡层成为劈开面，而将注入有氢离子的硅片剥离成薄膜形状。氢离子注入剥离法有时被称为智能剥离法。
因氢离子注入而产生的损伤层残留在剥离后的SOI基板表面上。专利文献记载了去除该损伤层的方法。在专利文献1中，在进行剥离步骤之后，通过在氧化性气氛下进行热处理，在SOI基板表面上形成氧化膜，在去除该氧化膜之后，在1000°C 1300°C的还原性气氛下进行热处理。
另外，已知将从硅片分离的硅层贴合在玻璃基板上而得的SOI基板(例如参照专利文献2及3)。
专利文献1美国专利第6372609号说明书
专利文献2日本专利特开2004-087606号公报
专利文献3日本专利特开平11-163363号公报发明内容
本发明的目的在于使用用来制造液晶面板的玻璃基板等耐热温度低的基板提供 SOI基板。本发明的目的还在于提供一种使用该SOI基板的半导体装置。
为了制造SOI基板，将半导体基板表面的凹凸平滑化，并设置具有亲水性表面的层作为接合层。作为接合层的一个例子，使用以有机硅烷为硅源气体通过化学气相沉积 (CVD)法而形成的氧化硅膜。作为有机硅烷气体，可以适用硅酸乙酯(四乙氧基硅烷，简称 TE0S，化学式Si (OC2H5)4)、三甲基硅烷(TMS =(CH3) 3SiH)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(Og2)3)等含硅化合物。
SOI基板的半导体层的上表面由于从半导体基板分离而产生凹凸，平坦度受损。因此，照射激光，以提高平坦性。通过照射激光将分离时产生在半导体层上表面的凸部及凹部熔化，并将它固化，从而可以将半导体层的上表面平坦化。
通过形成接合层，可以以700°C以下的温度从半导体基板分离半导体层并将它固定于基底基板。即使使用玻璃基板等耐热温度为700°C以下的基板，也可以形成其接合面具有高结合力的SOI基板。
作为固定半导体层的基底基板，可以使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等被称为无碱玻璃的电子工业用的各种玻璃基板。即，可以在一边超过1米的基板上形成单晶半导体层。通过使用这种大面积基板，除了诸如液晶显示器等显示装置以外，还可以制造各种各样的半导体装置。
通过照射激光，可以将从半导体基板分离的半导体层平坦化。另外，通过照射激光，可以恢复半导体层的结晶性。


图1是表示SOI基板的结构的截面图。
图2是表示SOI基板的结构的截面图。
图3是表示SOI基板的结构的截面图。
图4是说明SOI基板的制造方法的截面图。
图5是说明SOI基板的制造方法的截面图。
图6是说明SOI基板的制造方法的截面图。
图7是说明SOI基板的制造方法的截面图。
图8是说明使用SOI基板的半导体装置的制造方法的截面图。
图9是说明使用SOI基板的半导体装置的制造方法的截面图。
图10是表示使用SOI基板而制成的微处理器的结构的框图。
图11是表示使用SOI基板而制成的RFCPU的结构的框图。
图12是说明实施例1的SOI基板的制造方法的截面图。
图13是通过EBSP得到的单晶硅层的IPF图。
图14A是表示对应于激光能量密度的单晶硅层的拉曼位移峰波数的图，而图14B 是表示对应于激光能量密度的单晶硅层的拉曼光谱的半峰全宽的图。
图15表示单晶硅层表面的观察图像，其中包括基于光学显微镜的暗视野图像、基于原子力显微镜的观察图像(AFM图像)以及根据AFM图像计算出的表面粗糙度。
图16是氢离子种(4才 >種)的能级图。
图17是示出离子的质量分析结果的图。
图18是示出离子的质量分析结果的图。
图19是当加速电压为SOkV时的氢元素的沿深度方向的分布(计算值及实测值) 的图。
图20是当加速电压为SOkV时的氢元素的沿深度方向的分布(计算值、实测值以及拟合函数)的图。
图21是当加速电压为60kV时的氢元素的沿深度方向的分布(计算值、实测值以及拟合函数)的图。
图22是当加速电压为40kV时的氢元素的沿深度方向的分布(计算值、实测值以及拟合函数)的图。
图23是图20 22所示的拟合函数的拟合参数(氢元素比及氢离子种比)的表。
符号的说明
100基底基板
101半导体基板
102半导体层
103离子注入层
104第一接合层
105绝缘层
106第二接合层
110半导体层
120绝缘层
125离子流
126 激光
155氮化硅层
156氧化硅层
157氮化硅层
158元件分离绝缘层
159栅极绝缘层
160栅电极
161侧壁绝缘层
162第一杂质区域
163第二杂质区域
164绝缘层
165沟道形成区域
166层间绝缘层
167接触孔
170接触插塞
171绝缘层
200微处理器
201运算电路
202运算电路控制部
203指令分析部
204中断控制部
205时序控制部
206寄存器
207寄存器控制部207
208总线接口
209只读存储器
210存储器接口
21IRFCPU
212模拟电路部
213数字电路部
214谐振电路
215整流电路
216恒压电路
217复位电路
218振荡电路
219解调电路
220调制电路
221RF 接口
222控制寄存器
223时钟控制器
224 接口
225中央处理单元
226随机存取存储器
227只读存储器
228天线
229电容部
230电源管理电路
500玻璃基板
501单晶硅片
502氧氮化硅膜
503氮氧化硅膜
504离子注入层
505氧化硅膜
506单晶硅层
507单晶硅片
508单晶硅层
51ISOI基板
512S0I基板
521氢离子
522激光
523箭头CN 102543833 A具体实施方式
下面，说明本发明。但是，本发明可以通过多种不同的方式实施，只要是本领域的技术人员就可以很容易地理解，其方式和详细内容可以在不脱离本发明的技术思想及其范围的情况下作各种变更。因此，本发明不应该被解释为仅限定在实施方式及实施例所记载的内容中。
图1是表示SOI基板的结构例的截面图。在图1中，附图标记100表示基底基板， 102表示半导体层，104表示第一接合层。在图1的SOI基板中，通过接合第一接合层104 和基底基板100，半导体层102被固定于基底基板100。
基底基板100可以使用由绝缘材料构成的基板、由半导体材料构成的半导体基板、由导电材料构成的基板。基底基板100可以使用耐热温度为700°C以下的基板。具体来说，可以使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的电子工业用的各种玻璃基板作为基底基板100。另外，基底基板100也可以使用耐热温度超过700°C的基板， 也可以使用石英玻璃、蓝宝石基板、诸如硅片等半导体基板、陶瓷基板、不锈钢基板、金属基板等。
半导体层102是从半导体基板分离而形成的层。该半导体基板最优选使用单晶半导体基板，但可以使用多晶半导体基板。半导体层102的半导体是硅、硅锗或锗。另外，除此之外，还可以使用镓砷、铟磷等化合物半导体形成半导体层102。半导体层102的厚度可以为5nm 500nm，优选为IOnm 200nm。
在基底基板100和半导体层102之间形成有第一接合层104。第一接合层104是形成在用来形成半导体层102的半导体基板的表面上的层。第一接合层104优选具有亲水性，氧化硅膜适用于第一接合层104。尤其，优选使用以有机硅烷气体为硅源气体通过化学气相沉积(CVD)法而形成的氧化硅膜。用于形成该氧化硅膜的氧源气体可以使用氧气(O2 气体)。作为第一接合层104，还可以至少以甲硅烷和NO3为源气体通过等离子体CVD法形成氧氮化硅膜，或者，可以至少以甲硅烷、NH3和NO3为源气体通过等离子体CVD法形成氮氧化硅膜。另外，作为第一接合层104，也可以通过溅射法形成氧化铝。另外，还可以通过将半导体基板氧化而形成第一接合层104。
第一接合层104的厚度优选为5nm 500nm。如果是这样的厚度，则可以实现接合形成，能够形成表面平滑的第一接合层104。另外，如果是这样的厚度，还可以缓和与接合的基底基板100的歪斜。
作为有机硅烷气体，可以适用四乙氧基硅烷(TE0S 化学式Si (OC2H5) 4)、四甲基硅烷(TMS 化学式Si (CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH (N (CH3) 2)3)等含硅化合物。
另外，在图1的SOI基板中，可以在基底基板100上也设置与第一接合层104相同的接合层。例如，通过使用以有机硅烷为原料通过CVD法形成的氧化硅作为形成接合面的任一面的材料，可以实现结合力高的接合。
图2是表示SOI基板的结构例的截面图。在图2中，附图标记100表示基底基板， 102表示半导体层，104表示第一接合层，105表示绝缘层，106表示第二接合层。在图2的 SOI基板中，通过接合第一接合层104和第二接合层106，半导体层102被固定于基底基板100。
绝缘层105由单层膜或两层以上的膜层叠而得的多层膜构成。通过使绝缘层105 包括一层以上的如氮化硅膜或氮氧化硅膜等组成中包含氮和硅的绝缘膜，可以防止诸如碱金属或碱土金属等可动离子杂质从用作基底基板100的玻璃基板扩散而污染半导体层 102。另外，可以形成金属或金属化合物等的导电层、非晶硅等的半导体层代替绝缘层105。
第二接合层106是形成在基底基板100上的膜，优选由与第一接合层相同的材料构成的膜，较好是氧化硅膜。第二接合层106与第一接合层104同样，可以使用以有机硅烷气体为硅源气体通过CVD法而形成的氧化硅膜。另外，可以使用以除有机硅烷以外的气体为硅源气体而形成的氧化硅膜。另外，可以不形成绝缘层105的状态下将第二接合层106 形成在基底基板100上。
在图2中，可以在绝缘层105和基底基板100之间形成绝缘膜、半导体膜及导电膜。所形成的膜可以是单层膜或多层膜。另外，在图2中，可以在绝缘层105和第二接合层 106之间形成绝缘膜、半导体膜或导电膜，所形成的膜可以是单层膜或多层膜。
在图2中，可以不设置绝缘层105。在此情况下，也可以在第二接合层106和基底基板100之间形成绝缘膜、半导体膜或导电膜，所形成的膜可以是单层膜或多层膜。在图2 中，可以省略第二接合层106。在此情况下，通过接合第一接合层104和绝缘层105，半导体层102被固定于基底基板100。
图3是表示SOI基板的结构例的截面图。在图3中，附图标记100表示基底基板， 102表示半导体层，104表示第一接合层，120表示绝缘层。在图3的SOI基板中，通过接合第一接合层104和基底基板100，半导体层102被固定于基底基板100。
绝缘层120是形成在分离半导体层102的半导体基板侧，具有单层结构或叠层结构。绝缘层120优选包括至少一层组成中至少包含氮的绝缘膜。作为这种组成中包含氮的绝缘膜，可以举出氮化硅膜、氮氧化硅膜。通过形成氮化硅膜、氮氧化硅膜，可以防止可动离子或水分等杂质扩散至半导体层102而造成污染。
例如，绝缘层120可以使用如下结构的膜自半导体层102侧层叠了氧氮化硅膜和氮氧化硅膜的两层结构的绝缘膜；自半导体层102侧层叠了氧化硅膜和氮氧化硅膜的两层结构的绝缘膜；自半导体层102侧层叠了氧化硅膜和氮化硅膜的两层结构的绝缘膜；由氮化硅构成的单层结构的绝缘膜。
这里，氧氮化硅是指在其组成中氧含量多于氮含量的物质。例如，作为氧氮化硅， 可以举出如下的物质氧含量在阳原子％ 65原子％的范围内，氮含量在1原子％ 20 原子％的范围内，Si含量在25原子％ 35原子％的范围内，氢含量在0. 1原子％ 10原子％的范围内。作为氧氮化硅，还可以举出如下的物质氧含量在50原子％ 70原子％的范围内，氮含量在0. 5原子％ 15原子％的范围内，Si含量在25原子％ 35原子％的范围内，氢含量在0. 1原子％ 10原子％的范围内。另外，氮氧化硅是指在其组成中氮含量多于氧含量的物质。例如，作为氮氧化硅，可以举出如下的物质氧含量在15原子％ 30 原子％的范围内，氮含量在20原子％ 35原子％的范围内，Si含量在25原子％ 35原子％的范围内，氢含量在15原子％ 25原子％的范围内。作为氮氧化硅，还可以举出如下的物质氧含量在5原子％ 30原子％的范围内，氮含量在20原子％ 55原子％的范围内，Si含量在25原子％ 35原子％的范围内，氢含量在10原子％ 30原子％的范围内。
下面，参照图4 5说明图1所示的SOI基板的制造方法。图4 5是用于说明 SOI基板的制造方法的截面图。
如图4A所示，准备半导体基板101。半导体层102由半导体基板101的切片构成。 半导体基板101可以使用单晶半导体基板。作为单晶半导体基板，可以使用单晶硅基板、单晶硅锗基板或单晶锗基板等。另外，还可以使用多晶半导体基板代替单晶半导体基板。除此之外，还可以使用由镓砷、铟磷等化合物半导体构成的单晶半导体基板或多晶半导体基板。
首先，清洗半导体基板101，使其洁净。接着，通过激发源气体(产生源气体的等离子体)产生离子种，如图4A所示，由所述源气体产生的离子种被电场加速而成为离子流 125，被照射到所述单晶半导体基板。离子流125所包含的离子被注入到半导体基板101的离表面规定深度处，形成离子注入层103。注入离子的深度根据固定于基底基板100的半导体层102的厚度而决定。半导体层102的厚度可以为5nm 500nm，优选为IOnm 200nm。 根据半导体层102的厚度，调整离子流125的加速电压，从而在规定深度处形成离子注入层 103。上述离子注入步骤是通过将由加速了的离子种构成的离子流125照射到半导体基板 101，从而构成离子种的元素引入到半导体基板101的步骤。因此，离子注入层103是添加有构成离子种的元素的区域。另外，离子注入层103还是因加速了的离子种的冲击而失去结晶结构，变脆的层(脆化层)。
为了将离子注入到半导体基板101，可以使用对激发工艺气体而产生的离子种进行质量分离，注入具有规定质量的离子种的离子注入装置。此外，还可以使用注入由工艺气体产生的所有离子种而不进行质量分离的离子掺杂装置。
用来形成该离子注入层103的源气体可以使用选自氢气、氦及氩等稀有气体、以氟气为代表的卤素气体以及氟化合物气体(例如BF3)等卤素化合物气体的一种或多种气体。
由氢气(H2气体)产生H+、!!/、!!/，但在以氢气为源气体的情况下，优选注入到半导体基板101最多的为氏+。通过注ΛΗ3+离子，可以提高注入效率，可以缩短注入时间。另外， 半导体层自半导体基板101的分离变得容易。与离子注入装置相比，离子掺杂装置可以容易由氢气产生H3+离子。在使用离子掺杂装置的情况下，优选产生离子流125中的H3+离子相对于离子种H+、Η2+、H3+的总量的比例为70%以上的离子流125，该比例更优选为80%以上。为了在浅的区域中形成离子注入层103，需要降低离子的加速电压，但是可以通过提高激发氢气而产生的等离子体中的H3+离子的比例，从而将原子状氢(H)高效地添加到半导体基板101。这是因为如下缘故 +离子具有H+离子的3倍的质量，因此在同一深度添加一个氢原子的情况下，H3+离子的加速电压可以设定为H+离子的加速电压的3倍。若可提高离子的加速电压，则可以缩短离子照射步骤的生产节拍时间，可以实现生产性和生产率的提高。
由于稀有气体由单质元素构成，所以当将由一种元素构成的稀有气体用作源气体时，即使不进行质量分离也可以将相同质量的离子种注入到半导体基板101，因此形成离子注入层103的深度的控制变得容易。
另外，也可以通过进行多次的离子注入步骤形成离子注入层103。在此情况下，每个离子注入步骤中的工艺气体可以不同或相同。这里，说明通过进行两次的离子注入步骤形成离子注入层103的例子。
例如，以稀有气体为源气体进行离子注入。接着，以氢气为工艺气体进行离子注入。另外，还可使用卤素气体或卤素化合物气体进行离子注入，然后使用氢气进行离子注入。在注入包含氟的离子种的情况下，可以使用F2气体或BF3气体。
为了形成离子注入层103，需要以高剂量条件向半导体基板101注入离子，因此有时半导体基板101的表面会变得粗糙。因此，优选在半导体基板101的表面上使用氮化硅膜或氮氧化硅膜等以50nm 200nm的厚度形成保护该表面的保护膜。
接着，如图4B所示，在与基底基板100接合的面上形成第一接合层104。这里，形成氧化硅膜作为第一接合层104。氧化硅膜优选以有机硅烷气体为硅源气体通过CVD法形成。除了有机硅烷气体以外，还可以使用 SiH4、Si2H6, SiCl4, SiHCl3、SiH2Cl2, SiH3Cl3、SiF4 等作为硅源气体。可以使用氧气作为用来形成该氧化硅膜的氧源气体。作为CVD法，可以选择等离子体CVD法或减压CVD法。
在形成第一接合层104的步骤中，半导体基板101的加热温度优选为注入到离子注入层103的元素或分子不脱离的温度，即不发生脱气的温度，该加热温度优选为350°C以下。因此，优选通过使用等离子体CVD法形成第一接合层104。另外，用于从半导体基板101 分离半导体层的热处理温度适合采用比第一接合层104的成膜温度高的温度。
在形成图3的SOI基板的情况下，在形成第一接合层104之前形成绝缘层120。例如，可以以SiH4&NH3为工艺气体通过等离子体CVD法形成氮化硅膜。另外，可以以N2O为工艺气体通过等离子体CVD法形成氧氮化硅膜或氧化硅膜。在半导体基板101为硅基板的情况下，可以通过将半导体基板101氮化(或氧化)形成氮化硅膜(或氧化硅膜)。 在此情况下，可以通过将半导体基板101氮化及氧化而形成氮氧化硅膜或氧氮化硅膜。
绝缘层120既可在形成离子注入层103之前形成，也可在形成离子注入层103之后形成绝缘层120。当形成绝缘层120所需要的加热温度为自离子注入层103发生脱气的温度时，在形成离子注入层103之前形成绝缘层120。
图4C是说明将基底基板100和形成有第一接合层104的半导体基板101密接，使基底基板100和第一接合层104接合的步骤的截面图。首先，通过超声波清洗等方法清洗形成接合界面的基底基板100和第一接合层104的表面。接着，通过使基底基板100和第一接合层104密合，于基底基板100和第一接合层104的界面范德华力发生作用，基底基板 100和第一接合层104接合。通过使基底基板100和半导体基板101密合并对接合界面施加压力，在接合界面形成氢键，第一接合层104和基底基板100的结合力提高。通过使用以 CVD法用有机硅烷形成的氧化硅膜作为第一接合层104，可以在常温下接合基底基板100和第一接合层104，而不需要加热基底基板100和半导体基板101。
为了实现良好的接合，也可以在接合之前将基底基板100及第一接合层104的表面中的至少一方活化。对形成接合界面的面照射原子束或离子束，以进行活化。在此情况下，优选由氩等惰性气体产生中性原子束或离子束。作为活化处理，除此之外，还可以进行等离子体处理或自由基处理。
在使基底基板100和第一接合层104密合之后，可以进行加热处理或加压处理。通过进行加热处理或加压处理，可以提高结合力。加热处理的温度优选为基底基板100的耐热温度以下。在加压处理中，沿垂直于接合面的方向施加压力，所施加的压力根据基底基板 100及半导体基板101的强度而决定。
图5A是用于说明从半导体基板101分离半导体层的步骤的截面图。首先，接合基底基板100和第一接合层104后，进行加热半导体基板101的热处理。通过进行热处理，形成在离子注入层103中的微小空洞发生体积变化，在离子注入层103中产生裂缝。因此，通过对半导体基板101施加力，半导体基板101沿离子注入层103劈开，半导体基板101从基底基板100分离。从半导体基板101分离了的半导体层110被固定于半导体基板101分离之后的基底基板100。
上述热处理的温度优选为第一接合层104的成膜温度以上且基底基板100的耐热温度以下。由于在400°C 600°C的加热温度下可以使离子注入层103中产生裂缝，所以可以使用如玻璃基板等低耐热性基板作为基底基板100。
另外，通过上述热处理，基底基板100和第一接合层104的接合界面被加热，因此在接合界面形成共价键，可以提高接合界面的结合力。
在图5A中，半导体层110的上表面是在离子注入层103中产生裂缝的面。因此， 与在分离之前的半导体基板101的上表面相比，半导体层110上表面的平坦性受损，形成有凹凸。因而，从半导体层110的上方照射激光，以恢复半导体层110的上表面的平坦性。再者，通过所述的激光照射，恢复半导体层Iio的结晶性。图5B是说明激光照射步骤的截面图。
如图5B所示，从半导体层110的上方照射激光126。通过照射激光126，将半导体层110熔化。被熔化的部分冷却而固化，由此形成平坦性及结晶性得到提高的半导体层 102。由于通过激光照射而加热了半导体层110，所以可以使用如玻璃基板等低耐热性基板作为基底基板100。
通过照射激光126，可将半导体层110完全熔化或部分熔化。若以图5B的结构为例进行说明，半导体层110完全熔化的状态是指从半导体层110的上表面熔化到与第一接合层104的界面，该部分全部变成液体的状态。另外，部分熔化的状态是指从半导体层110 的上表面熔化到一定的厚度，残留着固体部分的状态。
若通过照射激光1 将半导体层110完全熔化，则由于变成了液相的半导体的表面张力而平坦化，形成表面平坦化了的半导体层102。另外，完全熔化的区域在凝固过程中从与熔化区域相邻的固相状态的半导体进行结晶生长，而发生横向生长。当半导体基板101 是单晶半导体基板时，未熔化的部分是单晶半导体，结晶取向一致，因此不形成晶界，进行激光照射处理之后的半导体层102成为没有晶界的单晶半导体层。另外，若通过照射激光 1 将半导体层110部分熔化，则由于变成了液相的半导体的表面张力而平坦化。同时，因热扩散而液相部分冷却，在半导体层110中沿深度方向产生温度梯度，而且固液界面从基底基板100侧向半导体层110表面移动，重新结晶。S卩，由于部分熔化，在半导体层110中以其下层的未熔化区域为晶种进行重新结晶，发生纵向生长。
当使用主表面的面取向为(100)的单晶硅片作为半导体基板101时，照射激光之前的半导体层110是主表面的面取向为(100)的单晶硅层。另外，通过照射激光完全熔化或部分熔化而重新结晶得到的半导体层102是主表面的面取向为(100)的单晶硅层。艮口， 在使用单晶半导体基板的情况下，激光照射步骤是平坦化步骤，而且是再单晶化步骤。
振荡激光126的激光器可以使用连续振荡激光器、准连续振荡激光器及脉冲振荡激光器中的任何一种。作为适用于本发明的激光器，可以举出KrF激光器等准分子激光器， Ar激光器、Kr激光器等的气体激光器。除此之外，还可以举出YAG激光器、YVO4激光器、YLF12激光器、YAlO3激光器、GdVO4激光器、KGff激光器、KYff激光器、紫翠玉激光器、Ti 蓝宝石激光器、Y2O3激光器等固体激光器。另外，准分子激光器是脉冲振荡激光器，但是YAG激光器等固体激光器可以当作连续振荡激光器、准连续振荡激光器或脉冲振荡激光器。
激光的波长是被半导体层110吸收的波长，可根据激光的趋肤深度(skin depth) 和半导体层Iio的膜厚等而决定。例如，波长可以为250nm 700nm。另外，激光的能量也可以根据激光的波长、激光束的趋肤深度、半导体层110的膜厚等而决定。根据本发明人的研究，确认半导体层110的厚度为170nm左右，激光器使用KrF准分子激光器，在300mJ/cm2 750mJ/cm2的范围调整激光的能量密度时，半导体层110的平坦性及结晶性提高。半导体层110表面的平坦性及其结晶性的分析采用基于光学显微镜、原子力显微镜(AFM;Atomic Force Microscope)、扫描电子显微镜(SEM ;Scanning Electron Microscope)的观察，电子背散射衍射图样(EBSP ;Electron Back Scatter Diffraction Pattern)的观察以及拉曼光谱测定。另外，在包含氧的大气气氛下及不包含氧的氮气气氛下进行激光照射。在大气气氛和氮气气氛下，半导体层110的平坦性及结晶性都提高。另外，与大气气氛相比，氮气气氛使平坦性提高的效果好，而且抑制开裂的效果好。
还可以在一块基底基板100上固定多个半导体层102。例如，通过重复参照图4A 4C说明的步骤多次，在基底基板100上固定多块半导体基板101。然后，通过进行参照图5A 说明的加热步骤来分离各半导体基板101，可以在基底基板100上固定多个半导体层110。 接着，进行图5B所示的激光照射步骤，将多个半导体层110平坦化，从而形成多个半导体层 102。
下面，说明图2所示的SOI基板的制造方法。首先，进行参照图4A和4B说明的步骤，如图6A所示在半导体基板101的离上表面规定深度处形成离子注入层103，在其上表面形成第一接合层104。
图6B是基底基板100的截面图。如图6B所示，首先将绝缘层105形成于基底基板100的上表面。例如，可以以SiH4及NH3为工艺气体通过等离子体CVD法形成氮化硅膜。 还可以使用SiH4、N2及Ar作为所述工艺气体。另外，可以以SiH4及N2O为工艺气体通过等离子体CVD法形成氧氮化硅膜或氧化硅膜。
接着，在绝缘层105上形成第二接合层106。作为第二接合层106，形成氧化硅膜。 当使用以有机硅烷气体为硅源气体通过CVD法而形成的氧化硅膜作为第二接合层106时， 第一接合层104的形成方法也可以使用以有机硅烷气体为硅源气体且利用CVD法的成膜方法以外的方法。若半导体基板101是硅基板，则可以使用通过热氧化而形成的热氧化膜形成第一接合层104。还可以使用通过对硅基板进行化学氧化物处理而形成的化学氧化物层代替热氧化膜。例如，化学氧化物可以通过使用包含臭氧的水对硅基板表面进行处理而形成。化学氧化物层的平坦性与硅基板的平坦性大致相同，因此优选将化学氧化物层用作接I=I te ο
图6C是说明将基底基板100和形成有第一接合层104的半导体基板101密接，使第二接合层106和第一接合层104两者接合的步骤的截面图。通过与以图4C说明的接合步骤同样地进行，使第一接合层104和第二接合层106接合。通过使用通过CVD法用有机硅烷而形成的氧化硅膜作为第一接合层104及第二接合层106中的至少一方，可以在常温下接合第一接合层104和第二接合层106，而不需要加热基底基板100和半导体基板101。
在使第一接合层104和第二接合层106密合之前，优选将第一接合层104及第二接合层106的表面中的至少一方活化。在活化中，进行照射氩等惰性气体的中性原子束或惰性气体离子束的处理、等离子体处理或自由基处理即可。
在使第一接合层104和第二接合层106密合之后，可以进行加热处理或加压处理。 通过进行加热处理或加压处理，可以提高第一接合层104和第二接合层106的结合力。加热处理的温度优选为基底基板100的耐热温度以下。在加压处理中，沿垂直于接合界面的方向施加压力，所施加的压力根据基底基板100及半导体基板101的强度而决定。
图7A是用于说明从半导体基板101分离半导体层的步骤的截面图。与参照图5A 说明的加热处理同样地，进行热处理，使离子注入层103中产生裂缝。另外，通过进行该热处理，第一接合层104和第二接合层106的接合界面被加热，因此在接合界面形成共价键， 可以提高接合界面的结合力。通过使离子注入层103中产生裂缝，半导体基板101沿离子注入层103劈开，所以可以分离半导体基板101和基底基板100。其结果是，如图7A所示， 形成由固定有从半导体基板101分离的半导体层110的基底基板100构成的SOI基板。
图7B是用于说明将激光照射到SOI基板的步骤的截面图。在分离半导体基板101 之后，与以图5B说明的激光照射步骤同样地，从半导体层110的上方照射激光126，形成表面被平坦化且结晶性提高了的半导体层102。
还可以在一块基底基板100上固定多个半导体层102。例如，通过重复参照图6A 6C说明的步骤多次，在基底基板100上固定多块半导体基板101。然后，通过进行参照图6A 说明的加热步骤来分离各半导体基板101，可以在基底基板100上固定多个半导体层110。 接着，进行图7B所示的激光照射步骤，将多个半导体层110平坦化，形成多个半导体层102。
通过参照图4A 7B说明的SOI基板的制造方法，即使使用玻璃基板等耐热温度为700°C以下的基底基板100，也可以使半导体层102和基底基板100具有高结合力。作为基底基板100，可以使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等称为无碱玻璃的电子工业用的各种玻璃基板。即，可以在一边超过1米的基板上形成单晶半导体层。 通过使用这种大面积基板，可以制造液晶显示器、场致发光显示器。除了这样的显示装置以外，还可以制造半导体集成电路。
下面，参照图8和图9说明使用SOI基板的半导体装置的制造方法。这里，虽然使用结构与图1的SOI基板相同的SOI基板，但是也可以使用其它结构的SOI基板。
如图8A所示，在基底基板100上介以第一接合层104设置有半导体层102。首先， 对应于元件形成区域在半导体层102上形成氮化硅层155、氧化硅层156。氧化硅层156用作刻蚀半导体层102以分离元件时的硬掩模。氮化硅层155用作刻蚀半导体层102时的止蚀层(etching stopper)。为了控制阈值电压，向半导体层102中注入硼、铝、镓等ρ型杂质或砷、磷等η型杂质。例如，在使用硼作为ρ型杂质的情况下，以5Χ IO17CnT3 1 X 1018cm_3 的浓度包含硼即可。
图8Β是用于说明以氧化硅层156为掩模刻蚀半导体层102及第一接合层104的步骤的截面图。对半导体层102及第一接合层104露出的端面进行等离子体处理而氮化。 通过该氮化处理，至少在半导体层102的周边端部上形成氮化硅层157。氮化硅具有绝缘性及耐氧化性。因此，通过形成氮化硅层157，可以防止电流从半导体层102的端面漏出，并防止在半导体层102和第一接合层104之间氧化膜从端面生长而形成鸟嘴(bird’ s beak)。
图8C是用于说明堆积元件分离绝缘层158的步骤的截面图。元件分离绝缘层158 通过使用TEOS和氧以CVD法堆积氧化硅膜而形成。如图8C所示，堆积厚的元件分离绝缘层158，从而填充半导体层102之间的空隙。
图8D表示去除元件分离绝缘层158直到暴露氮化硅层155为止的步骤。该去除步骤既可通过干法刻蚀而进行，又可通过化学机械研磨而进行。氮化硅层155成为止蚀层。 元件分离绝缘层158以填埋于半导体层102之间的状态残留。然后，去除氮化硅层155。
接着，如图8E所示，形成栅极绝缘层159、具有两层结构的栅电极160、侧壁绝缘层 161、第一杂质区域162、第二杂质区域163以及绝缘层164。通过在半导体层102中形成第一杂质区域162及第二杂质区域163，形成沟道形成区域165。绝缘层164由氮化硅构成， 并用作刻蚀栅电极160时的硬掩模。
如图9A所示，形成层间绝缘层166。作为层间绝缘层166，形成BPSG (Boron Phosphorus Silicon Glass ；硼磷硅玻璃)膜，并通过回流实现平坦化。另外，可以使用 TEOS形成氧化硅膜并通过化学机械研磨实现平坦化。在平坦化处理中，形成在栅电极160 上的绝缘层164起到止蚀层的作用。在层间绝缘层166中形成接触孔167。接触孔167利用侧壁绝缘层161形成自对准接触结构。
然后，如图9B所示，使用六氟化钨通过CVD法形成接触插塞170。再形成绝缘层 171，对应于接触插塞170形成开口并设置配线172。配线172由铝或铝合金构成，在上层及下层形成钼、铬、钛等的金属膜作为阻挡金属。
如上所述，可以使用与基底基板100接合的半导体层102制造场效应晶体管。本实施方式的半导体层102是具有固定的结晶取向的单晶半导体，因此可以获得均勻且高性能的场效应晶体管。即，可以抑制如值电压值或迁移率等作为晶体管特性重要的特性值的不均勻，实现阈值电压值的降低、迁移率的提高等高性能化。
另外，由于将激光照射到半导体层102来提高半导体层102表面的平坦性，所以可以降低场效应晶体管的沟道形成区域和栅极绝缘层的界面态密度。因此，可以形成具有低驱动电压值、高场效应迁移率、小亚阈值等良好特性的场效应晶体管。
通过使用参照图8及图9说明的场效应晶体管，可以制造各种用途的半导体装置。 下面，参照

半导体装置的具体形态。
首先，作为半导体装置的一例，说明微处理器。图10是表示微处理器200的结构例的框图。如上所述，微处理器200通过使用本实施方式的SOI基板而制成。
该微处理器200包括运算电路201 (Arithmetic logic unit，也称为ALU)、运算电路控制部 202(ALU Controller)、指令分析部 203anstruction Decoder)、中断控制部 204anterrupt Controller)、时序控制部 205 (Timing Controller)、寄存器 206 (Register)、寄存器控制部 207 (Register Controller)、总线接口 208 (Bus I/F)、只读存储器(ROM) 209 以及 ROM 接口 210 (ROM I/F)。
通过总线接口 208输入到微处理器200的指令被输入到指令分析部203，被译码之后输入到运算电路控制部202、中断控制部204、寄存器控制部207以及时序控制部205。 运算电路控制部202、中断控制部204、寄存器控制部207以及时序控制部205根据被解码了的指令而进行各种控制。
具体来说，运算电路控制部202生成用来控制运算电路201的动作的信号。中断控制部204在微处理器200的程序执行中对来自外部输入输出装置或外围电路的中断要求根据其优先级或掩码状态进行判断而处理。寄存器控制部207生成寄存器206的地址，根据微处理器200的状态进行寄存器206的数据读出或写入。时序控制部205生成控制运算电路201、运算电路控制部202、指令分析部203、中断控制部204及寄存器控制部207的时序的信号。
例如，时序控制部205包括根据基准时钟信号CLKl生成内部时钟信号CLK2的内部时钟生成部，将内部时钟信号CLK2提供给上述各种电路。另外，图10所示的微处理器 200只是简略表示其结构的一例，实际上可以根据其用途具有各种结构。
在这样的微处理器200中，通过使用接合在具有绝缘表面的基板上或绝缘基板上的具有固定结晶取向的单晶半导体层(SOI层)形成集成电路，因此不仅可以实现处理速度的高速化，而且还可以实现低耗电量化。
下面，说明能够进行非接触的数据收发的具有运算功能的半导体装置的一例。图 11是表示这样的半导体装置的结构例的框图。图11所示的半导体装置是以无线通信与外部装置进行信号收发而工作的计算机(以下称为RFCPU)。
如图11所示，RFCPU211包括模拟电路部212和数字电路部213。模拟电路部212 包括具有谐振电容的谐振电路214、整流电路215、恒压电路216、复位电路217、振荡电路 218、解调电路219、调制电路220以及电源管理电路230。数字电路部213包括RF接口 221、 控制寄存器222、时钟控制器223、CPU接口 224、中央处理单元225、随机存取存储器226以及只读存储器227。
具有这种结构的RFCPU211的工作概要如下天线2 所接收的信号通过谐振电路 214产生感应电动势。感应电动势经过整流电路215而存储到电容部229。该电容部229 优选由陶瓷电容器或双电层电容器等电容器构成。电容部2 不需要与RFCPU211 —体形成，也可以作为附加部件安装在构成RFCPU211的具有绝缘表面的基板上。
复位电路217生成将数字电路部213复位而初始化的信号。例如，生成相对于电源电压的上升延迟升高的信号作为复位信号。振荡电路218根据由恒压电路216生成的控制信号改变时钟信号的频率和占空比。解调电路219是解调接收信号的电路，而调制电路 220是调制发送数据的电路。
例如，解调电路219由低通滤波器构成，将调幅(ASK)方式的接收信号根据其振幅的变动二值化。另外，为了改变调幅(ASK)方式的发送信号的振幅并发送数据，调制电路 220通过改变谐振电路214的谐振点来改变通信信号的振幅。
时钟控制器223根据电源电压或中央处理单元225的消耗电流，生成用来改变时钟信号的频率和占空比的控制信号。电源管理电路230监视电源电压。
从天线2 输入到RFCPU211的信号被解调电路219解调后，在RF接口 221中被分解为控制指令、数据等。控制指令存储在控制寄存器222中。控制指令包括存储在只读存储器227中的数据的读出、向随机存取存储器226的数据写入、向中央处理单元225的运算指令等。
中央处理单元225通过CPU接口 2M对只读存储器227、随机存取存储器2 及控制寄存器222进行存取。CPU接口 224具有如下功能根据中央处理单元225所要求的地址，生成对只读存储器227、随机存取存储器2 及控制寄存器222中的任何一个的存取信号。
作为中央处理单元225的运算方式，可以采用将OS (操作系统)预先存储在只读存储器227中并在启动的同时读出并执行程序的方式。另外，也可以采用设置专用运算电路并以硬件方式对运算处理进行处理的方式。作为并用硬件和软件的方式，可以采用如下方式由专用运算电路进行一部分的处理，使用程序由中央处理单元225进行另一部分的运算。
在上述RFCPU211中，通过使用接合在具有绝缘表面的基板上或绝缘基板上的具有固定结晶取向的单晶半导体层(SOI层)形成集成电路，因此不仅可以实现处理速度的高速化，而且还可以实现低耗电量化。由此，即使将提供电力的电容部229小型化，也可以保证长时间工作。
实施例1
本发明人确认了如下事实通过照射激光，可以将单晶半导体层的结晶性恢复到与加工前的半导体基板大致相同的程度，而且还可以实现单晶半导体层的表面的平坦化。
首先，参照图12A 12H说明本实施例的SOI基板的制造方法。图12A 12H是说明SOI基板的制造方法的截面图。本实施例的SOI基板是玻璃基板上固定有单晶硅层的基板。
作为半导体基板，准备单晶硅片501(参照图12A)。其导电类型是P型，电阻率为 10 Ω · cm左右。至于结晶取向，主表面为(100)。
首先，在单晶硅片501的上表面上形成厚IOOnm的氧氮化硅膜502，在氧氮化硅膜 502上形成厚50nm的氮氧化硅膜503(参照图12B)。通过使用相同的等离子体CVD装置， 连续形成氧氮化硅膜502及氮氧化硅膜503。氧氮化硅膜502的工艺气体为SiH4及队0，流量比(sccm)为SiH4W2O = 4\800。成膜步骤的基板温度是400°C。氮氧化硅膜503的工艺气体为 SiH4、NH3、N20 及 H2,流量比(sccm)为 SiH4\NH3\N20\H2 = 10\100\20\400。成膜步骤的基板温度是350°C。
接着，使用离子掺杂装置将氢离子521注入到单晶硅片501，从而在单晶硅片501 中形成离子注入层504(参照图12C)。以100%氢气为源气体，将激发氢气而产生的等离子体中的离子在不进行质量分离的状态下由电场加速并照射到单晶硅片501，从而形成离子注入层504。在本实施例中，氢离子注入步骤重复进行两次，加速电压为80kV，剂量为 1.0X IO16个离子/cm2。在离子掺杂装置中，通过激发氢气，产生H+、H2+、H3+三种离子种。将所产生的所有离子种加速并照射到单晶硅片501，形成离子注入层504。
在形成离子注入层504之后，通过等离子体CVD法在单晶硅片上形成氧化硅膜 505。氧化硅膜505的工艺气体使用TEOS及02。成膜步骤的基板温度是300°C。
然后，接合基底基板和单晶硅片501。图12E是说明接合步骤的截面图。这里，使用玻璃基板500作为基底基板。玻璃基板500是厚0. 7mm的无碱玻璃基板(商品名AN100)。 使玻璃基板500表面和形成在单晶硅片501表面上的氧化硅膜505密合并接合。
接着，在500°C的温度下对接合到玻璃基板500的单晶硅片501进行2小时的加热处理，如图12F所示，通过离子注入层504分离单晶硅片501。通过进行这一步骤，单晶硅层506残留在玻璃基板500上。单晶硅层506的厚度为170nm左右。将介以膜502、503及 505固定有单晶硅层506的玻璃基板500称为SOI基板511。在图12F中，单晶硅片507表示从玻璃基板500分离了的单晶硅片501。
接着，如图12G所示，将激光522照射到SOI基板511的单晶硅层506。在激光照射处理中，使用)(eCl准分子激光器作为激光振荡器，该XeCl准分子激光器振荡波长为308nm 的光束。激光522的脉冲宽度为25纳秒，其重复频率为30Hz。通过光学系统聚光成被照射面的激光束为线形的激光，沿宽度方向(光束形状的短轴方向)扫描激光522。将SOI基板 511设置在激光照射装置的载物台上，通过移动载物台，如箭头523所示相对于激光522移动SOI基板511，通过激光522对单晶硅层506进行扫描。这里，将激光522的扫描速度设定为1. Omm/秒，使激光522对单晶硅层506的同一区域照射约12次。
在大气气氛下及在氮气气氛下照射激光522。氮气气氛通过在大气中将激光522 照射到单晶硅层506，将氮吹拂到单晶硅层506的被激光522照射的区域而形成。
通过将激光522照射到单晶硅层506，形成被平坦化且结晶性提高了的单晶硅层 508(参照图12H)。另外，SOI基板512为在进行激光照射处理之后的SOI基板511。
下面，对单晶硅层506通过激光照射再单晶化的过程进行说明。
在本实施例中，对于未进行激光照射处理的单晶硅层506及进行了激光照射处理的单晶硅层508，测定其表面的电子背散射衍射图样(EBSP Electron Back Scatter Diffraction Pattern)。图13A 13C是根据测定数据获得的反极图(IPF ； Inverse Pole Figure)。
图13A是激光照射前的单晶硅层506的IPF图。图13B和13C是激光照射处理后的单晶硅层508的IPF图。图1 表示激光照射处理的气氛为大气气氛的情况，而图13C 表示激光照射处理的气氛为氮气气氛的情况。
图13D是通过对结晶的各面取向进行彩色编码，表示IPF图的颜色和结晶取向的关系的彩色编码图。
根据图13A 13C的IPF图，在照射激光之前及照射激光之后，单晶硅层506的结晶取向不混乱，单晶硅层506表面的面取向保持与所使用的单晶硅片501相同的(100)面取向。另外，还确认在照射激光之前及照射激光之后单晶硅层506不存在晶界。这一点可以根据如下事实确认图13A 13C所示的I PF图是由在图13D的彩色编码图中表示(100) 取向的颜色(在彩色图中为红色)构成的一种颜色的四角形的像。
另外，在图13A 13C的IPF图中出现的点表示CI值低的部分。CI值是表示决定结晶取向的数据的可靠性及准确度的指标值。CI值因晶界和结晶缺陷等而降低。S卩，CI 值低的部分越少，结晶结构的完全性越高，可以判定具有良好的结晶性。
根据EBSP测定可以知道如下事实通过分离主表面的面取向为(100)的单晶硅片，形成主表面的面取向为(100)的单晶硅层506 ；激光照射后的单晶硅层508的主表面的面取向被保持为(100)；通过照射激光，在单晶硅层508中不产生晶界。S卩，激光照射处理是将单晶硅片分离了的单晶硅层的再单晶化处理。
下面，对可以通过照射激光提高单晶硅层506的现象进行说明。这里，为了对激光照射处理前的单晶硅层506及处理后的单晶硅层508的结晶性进行比较，进行了拉曼光谱测定。
图14A是表示对应于激光能量密度的拉曼位移的变化的图。图14B是表示对应于激光能量密度的拉曼光谱的半峰全宽(FWHM;full width at half maximum)的变化的图。另外，在图14A和14B中，能量密度为OmJ/cm2的数据为激光照射前的单晶硅层506的测定数据。
拉曼位移的峰波数(也称为峰值)是取决于晶格的振动方式的值，是结晶结构固有的值。无内部应力的单晶硅的拉曼位移为520. ecnT1。因此，在图14A中，拉曼位移的峰值越接近该波数，单晶硅层508的结晶结构就越接近单晶硅，表示结晶性良好。若对单结晶施加压缩应力，则晶格间离缩小，因此峰波数正比于压缩应力的大小地偏移向高波数侧。相反，在施加拉伸应力的状态下，峰波数正比于该应力的大小地偏移向低波数侧。
另夕卜，图14B所示的FWHM越小，结晶状态的波动越少，表示均勻。市售的单晶硅片的FWHM为2. 5cm-1 3. OcnT1左右，因此越接近该值，就越接近具有如单晶硅片那样均勻的结晶性的结晶结构，可以以此为指标。
根据图14A和14B所示的通过拉曼光谱的测定结果可知，通过进行激光照射处理， 可以将结晶性恢复到与在加工前的单晶硅片相同的程度。
下面，对通过照射激光单晶硅层表面被平坦化的现象进行说明。
在本实施例中，为了评价单晶硅层表面的平坦性，通过光学显微镜观察暗视野图像，并通过原子力显微镜(AFM ；Atomic Force Microscope)观察SOI基板的单晶硅层表面。 由各显微镜观察的单晶硅层分别是激光照射前的单晶硅层506、在大气气氛下照射了激光的单晶硅层508以及在氮气气氛下照射了激光的单晶硅层508。图15表示由光学显微镜观察到的暗视野图像以及由原子力显微镜观察到的图像(以下称为AFM图像)。
基于光学显微镜的暗视野观察是指通过从相对于试样倾斜的方向照射光，观察来自试样的散射光及衍射光的方法。因此，在试样表面平坦的情况下，不发生照射光的散射及衍射，因而其观察图像形成黑的图像(暗图像)。因此，在本实施例中进行所述暗视野观察来评价单晶硅层的平坦性。
原子力显微镜(AFM)的测定条件如下
· AFM 精工电子株式会社(七〗X y ^-y AJ y -y (株))制的扫描型探针显微镜(型号SPI3800N/SPA500)
·测定模式动态力模式(DFM模式)
悬臂SI_DF40 (硅制，弹簧常数为42N/m，谐振频率为250 390kHz，探针前端的曲率R彡IOnm)
·测定面积90 μ mX90 μ m
·测定点数256点X256点
DFM是指如下测定模式在以某一频率(悬臂固有的频率)使悬臂谐振的状态下， 控制探针和试样的距离以使悬臂的振动振幅恒定，与此同时测定试样的表面形状。在DFM 模式中，试样表面和悬臂不接触，因此可以在保持原有形状的状态下进行测定，而不损伤试样表面。
另外，得到图15所示的显微镜观察图像的SOI基板511及512以与得到图13及图14的数据的SOI基板511及512部分不同的条件制成。这里，为了区别两种基板，将得到图15的数据的SOI基板511及SOI基板512分别称为SOI基板511-2及SOI基板512-2。
SOI基板511-2的制造步骤中，在图12B的步骤中形成厚50nm的氧氮化硅膜502。 另外，进行一次的氢离子注入步骤来形成图12C所示的离子注入层504。将氢离子的加速电压设定为40kV，将剂量设定为1.75X IO"5个离子/cm2。在图12F的步骤中，作为用来分离单晶硅片501的加热处理，在600°C加热20分钟，再使加热温度上升到650°C，加热6. 5分钟。SOI基板511-2的单晶硅层506的厚度为120nm左右。在图12G的激光照射处理中，除了激光的照射能量密度以外，与SOI基板511同样地进行，制成SOI基板512-2。对于SOI 基板511-2的激光照射能量密度示出于图15中。
单晶硅层506及508的表面粗糙度示出于图15中。作为表面粗糙度，计算出平均面粗糙度Ra、平方平均面粗糙度Rms以及凸凹的最大高低差P-V (以下称为“最大高低差 P-V")。这些数值通过使用AFM附带的软件进行图15所示的AFM图像的表面粗糙度分析而计算出。
图15表示通过将激光照射到单晶硅层506，单晶硅层506被平坦化。S卩，通过调整激光的照射能量密度并将SOI基板的单晶半导体层溶化，可以同时进行单晶半导体层的再单晶化和表面的平坦化。即，可以在不施加损伤玻璃基板的力量且不在超过应变点的温度下对玻璃基板加热的情况下实现SOI基板的单晶硅层的平坦化。
下面，说明在本说明书中用作表面平坦性的指标的平均面粗糙度Ra、平方平均面粗糙度Rms以及凸凹的最大高低差P-V。
平均面粗糙度(Ra)是指为了适用于测定面而将由JISB0601 :2001 (IS04287 1997)中定义的中心线平均粗糙度Ra扩展到三维而得的指标。它可用将从基准面到指定面的偏差的绝对值平均而得的值表示，通过式(al)得到。
权利要求
1.一种SOI基板的制造方法，包括如下步骤在半导体基板中用氢分子离子照射所述半导体基板形成离子引入层； 在所述半导体基板上，以有机硅烷为硅源气体通过化学气相沉积法形成氧化硅膜； 将所述半导体基板介以所述氧化硅膜接合到基底基板；通过加热所述半导体基板在所述离子引入层分离所述半导体基板的一部分，在所述基底基板上形成半导体层；以及通过用激光束照射所述半导体层，使所述半导体层的至少一部分熔化。
2.如权利要求1所述的SOI基板的制造方法，还包括如下步骤在形成所述离子引入层之前，在所述半导体基板上形成绝缘层。
3.如权利要求2所述的SOI基板的制造方法，其中，所述绝缘层是包括氮化硅膜及氮氧化硅膜中的至少一方的单层膜或层叠两层以上的膜而成的多层膜。
4.如权利要求1所述的SOI基板的制造方法，其中，所述离子引入层通过如下方法形成激发包含选自氢气、稀有气体、卤素气体及卤素化合物气体的一种以上的气体的源气体而产生离子，并用所述离子照射所述半导体基板。
5.如权利要求1所述的SOI基板的制造方法，其中，在形成所述氧化硅膜之前，在所述半导体基板中形成所述离子引入层。
6.如权利要求1所述的SOI基板的制造方法，其中，用于形成所述氧化硅膜的加热温度是350°C以下，且用于分离所述半导体基板的一部分的加热温度是400°C以上。
7.如权利要求1所述的SOI基板的制造方法，其中，用于形成所述氧化硅膜的加热温度是已引入到所述离子引入层的离子不脱离的温度，且用于分离所述半导体基板的一部分的加热温度是已引入到所述离子引入层的离子脱离的温度。
8.如权利要求4所述的SOI基板的制造方法，其中，所述离子引入层通过如下方法形成对由所述源气体产生的所述离子进行质量分离，并用进行了质量分离的离子照射所述半导体基板。
9.如权利要求1所述的SOI基板的制造方法，其中，所述离子引入层通过如下方法形成以卤素气体为所述源气体，用由所述卤素气体产生的所述离子照射所述半导体基板，然后以氢气为所述源气体，用由所述氢气产生的所述离子照射所述半导体基板。
10.如权利要求1所述的SOI基板的制造方法，其中，所述离子引入层通过如下方法形成通过激发氢气或PH3气体产生包含H2+离子的离子，并用所述离子照射所述半导体基板。
11.如权利要求10所述的SOI基板的制造方法，其中，所述离子还包含H+离子和H3+离子，且相对于H+、H2+、H3+的总量的H2+的比例大于或基本等于56%。
12.—种SOI基板的制造方法，包括如下步骤在半导体基板中用氢分子离子照射所述半导体基板形成离子引入层； 在所述半导体基板上形成第一接合层； 在基底基板上形成第二接合层；将所述半导体基板介以所述第一接合层和所述第二接合层接合到所述基底基板； 通过加热所述半导体基板在所述离子引入层分离所述半导体基板的一部分，在所述基底基板上形成半导体层；以及通过用激光束照射所述半导体层，使所述半导体层的至少一部分熔化，其中，所述第一接合层和所述第二接合层中的至少一方是以有机硅烷为硅源气体通过化学气相沉积法而形成的氧化硅膜。
13.如权利要求12所述的SOI基板的制造方法，还包括如下步骤在所述基底基板上形成绝缘层。
14.如权利要求13所述的SOI基板的制造方法，其中，所述绝缘层是包括氮化硅膜及氮氧化硅膜中的至少一方的单层膜或层叠两层以上的膜而成的多层膜。
15.如权利要求12所述的SOI基板的制造方法，其中，所述离子引入层通过如下方法形成激发包含选自氢气、稀有气体、卤素气体及卤素化合物气体的一种以上的气体的源气体而产生离子，并用所述离子照射所述半导体基板。
16.如权利要求12所述的SOI基板的制造方法，其中，在形成所述第一接合层之前，在所述半导体基板中形成所述离子引入层。
17.如权利要求15所述的SOI基板的制造方法，其中，所述离子引入层通过如下方法形成对由所述源气体产生的所述离子进行质量分离，并用进行了质量分离的离子照射所述半导体基板。
18.如权利要求12所述的SOI基板的制造方法，所述离子引入层通过如下方法形成 以卤素气体为所述源气体，用由所述卤素气体产生的所述离子照射所述半导体基板，然后以氢气为所述源气体，用由所述氢气产生的所述离子照射所述半导体基板。
19.如权利要求12所述的SOI基板的制造方法，其中，所述离子引入层通过如下方法形成通过激发氢气或PH3气体产生包含H2+离子的离子，并用所述离子照射所述半导体基板。
20.如权利要求19所述的SOI基板的制造方法，其中，所述氢离子还包含H+离子和H3+ 离子，且相对于H+、H2+、H3+的总量的H2+的比例大于或基本等于56%。
全文摘要
本发明提供一种具有SOI层的SOI基板，该SOI基板即使使用玻璃基板等耐热温度低的基板也可以耐受实际使用。本发明还提供一种使用所述SOI基板的半导体装置。为了将单晶半导体基板接合到玻璃基板等基底基板，接合层例如使用以有机硅烷为原料通过CVD法而形成的氧化硅膜。即使使用玻璃基板等耐热温度为700℃以下的基板，也可以形成接合部具有高结合力的SOI基板。另外，通过将激光照射到从单晶半导体基板分离了的半导体层，将其表面平坦化，并恢复其结晶性。
文档编号H01L21/762GK102543833SQ20121002551
公开日2012年7月4日 申请日期2008年3月28日 优先权日2007年4月20日
发明者下村明久, 山崎舜平, 比嘉荣二, 永野庸治, 沟井达也 申请人:株式会社半导体能源研究所