半导体基板的制作方法
【专利摘要】本发明公开一种半导体基板，其包括有具有相对的一第一表面与一第二表面的一基板、形成于该基板的一第一表面的一预定位置的一第一导电接垫、以及对应第一导电接垫的位置而形成于该基板的一第二表面的一预定位置的一第二导电接垫以及形成于基板中而与第一导电接垫以及第二导电接垫其中之一接触的一导电柱。
【专利说明】半导体基板【技术领域】
[0001]本发明涉及一种半导体基板。
【背景技术】
[0002]为了实现高密度的封装与改善高速整合电路系统通道频宽，三维集成电路(3DICs)技术中硅道通孔为一个关键。在三维集成电路的整合电路技术中，直通硅晶穿孔(Through-Silicon Via, TSV)封装技术是主要核心技术，其可以在芯片与芯片之间的进行垂直式连接且可大幅的缩小连接线的长度。除此之外，在3D ICs外部的连接，硅中介板也是一另一个必要的技术，不只提供二维的连接线层，还提供多个叠堆芯片之间的三维连接线。在3D ICs高速数字装置应用上，TSV与中介板必须被设计的更宽频、小尺寸进一步达到高效能与缩小化目标。
[0003]TSV与硅基板之间有一层介质层做为电性上的隔离，此用以绝缘的介质层加上半导体芯片本体的导电性会产生不容忽视的电容效应。电容效应与损耗的硅载板会随着频率的变化而造成高速数字信号的失真。为了改善高速信号通道上的信号随着频率改变而衰减的程度，等化器电路已被实际应用于信号传输损耗的改善上。
[0004]现有3D IC技术通过TSV于芯片上进行信号传输时会面临TSV的非线性信号传输损耗现象，造成高速信号传输(例如20Gbps或25Gbps)时的信号失真问题。通过对传输线媒介频率向应的等化 设计，可改善上述的信号失真问题。一般而言，被动式等化器电路需要电阻与电容元件，对芯片的设计与制造而言属额外两种材料与制作工艺设计，将造成额外芯片电路设计、制作工艺及面积问题。且硅芯片上等化电路的存在将占据更大的芯片面积，造成成本及设计复杂度的增加。
【发明内容】
[0005]本发明的目的在于提供一种半导体基板或基板，以芯片半导体或硅晶半导体或硅晶中介层为基础来形成电阻元件或电容元件。
[0006]为达上述目的，根据一实施例所述的一种半导体基板，包括有一基板、一第一导电接垫、一第二导电接垫以及一导电柱。其中基板具有相对的一第一表面与一第二表面；第一导电接垫形成于基板的第一表面的一预定位置；第二导电接垫对应第一导电接垫的位置而形成于基板的第二表面的一预定位置；导电柱形成于基板中，导电柱与第一导电接垫以及第一导电接垫其中之一接触。
[0007]根据另一实施例所述的一种半导体基板，包括有一基板、一第一导电接垫、一第二导电接垫、一第三导电接垫、第一导电柱、第三绝缘层、第四绝缘层。其中基板具有相对的一第一表面与一第二表面；第一导电接垫形成于该基板的第一表面的一预定位置；第二导电接垫对应第一导电接垫的位置而形成于该基板的一第二表面的一预定位置；第三导电接垫形成于该基板的该第二表面；第一导电柱形成于该基板之中并电连接该第三导电接垫与该第一导电接垫；第一绝缘层形成于该第一导电柱的周围；第三绝缘层形成于该基板的一第一表面的其余部分；第四绝缘层形成于该基板的一第二表面的其余部分。
[0008]根据另一实施例所述的一种半导体基板，包括有一基板、一第一导电接垫、一第二导电接垫、一第三导电接垫、第一导电柱、第一绝缘层、第三绝缘层、第四绝缘层以及介电层。其中基板具有相对的一第一表面与一第二表面；第一导电接垫形成于该基板的一第一表面的一预定位置；第一导电柱形成于该基板之中并与该第一导电接垫形成电连接；第二导电接垫对应该第一导电柱的位置而形成于该基板的一第二表面的一预定位置；介电层形成于该第二导电接垫上；第三导电接垫形成于该基板的该第二表面以及该介电层上；第一绝缘层形成于该第一导电柱的周围；第三绝缘层形成于该基板的一第一表面的其余部分；第四绝缘层形成于该基板的一第二表面的其余部分。
[0009]以上的关于实施例内容的说明及以下的实施方式的说明用以示范与解释实施例的精神与原理，并且提供专利申请范围更进一步的解释。
【专利附图】
【附图说明】
[0010]图1为本发明实施例所揭露的半导体基板的一实施例示意图；
[0011]图2A?图2B为本发明实施例所揭露的半导体基板的另一实施例不意图；
[0012]图3为本发明实施例所揭露的半导体基板的另一实施例不意图；
[0013]图4A?图4C为本发明实施例所揭露的半导体基板的另一实施例不意图；
[0014]图5为本发明实施例所揭露的半导体基板的另一实施例不意图；
[0015]图6A?图6C为本发明实施例所揭露的半导体基板的另一实施例不意图；
[0016]图7为本发明实施例所揭露的半导体基板的应用实施例不意图；
[0017]图8为本发明实施例所揭露的半导体基板的应用实施例示意图；
[0018]图9为本发明实施例所揭露的半导体基板的应用实施例不意图。
[0019]主要元件符号说明
[0020]10 电阻元件
[0021]20 基板
[0022]21 第一导电接垫
[0023]22 第二导电接垫
[0024]23 绝缘层
[0025]24 第一绝缘层
[0026]25 导电柱
[0027]26 第二绝缘层
[0028]27 第一导电接垫
[0029]28 第二导电接垫
[0030]29 导电柱
[0031]30 基板
[0032]31 第一导电接垫
[0033]32 第二导电接垫
[0034]33 第二导电柱
[0035]34 第三导电接垫[0036]35第一导电柱
[0037]36第二绝缘层
[0038]37第一绝缘层
[0039]38第三绝缘层
[0040]39第四绝缘层
[0041]40绝缘层
[0042]50基板
[0043]51第一导电接垫
[0044]52第二导电接垫
[0045]53第二导电柱
[0046]54介电层
[0047]55第一导电柱
[0048]56第二绝缘层
[0049]57第一绝缘层
[0050]58第三绝缘层
[0051]59第四绝缘层
[0052]60第三导电接垫
[0053]61凸块
[0054]70芯片
[0055]71芯片
[0056]72芯片
[0057]79芯片
[0058]80半导体基板
[0059]81等化电路
[0060]82等化电路
[0061]83等化电路
[0062]d基板的厚度
[0063]L导电柱的长度
[0064]A导电柱的截面积
【具体实施方式】
[0065]以下在实施方式中详细叙述实施例的详细特征以及优点，其内容足以使任何熟悉相关技术者了解实施例的技术内容并据以实施，且根据本说明书所揭露的内容、申请专利范围及附图，任何熟悉相关技术者可轻易地理解实施例相关的目的及优点。以下的实施例进一步详细说明实施例的观点，但非以任何观点限制实施例的范畴。
[0066]请参考图1,为实施例所揭露的半导体基板的实施例示意图,包括有包括一基板
20,在一实施例中，基板20为一娃基板,在一实施例中为芯片半导体或娃晶半导体或娃晶中介层(semiconductor interposer)。在基板20的第一表面的一预定位置处形成有一第一导电接垫21，在第二表面相应于第一导电接垫21的位置处形成有一第二导电接垫22，延伸第二导电接垫22处以埋孔的方式形成有一导电柱25。导电柱25与第一导电接垫21的距离大约是5?10 μ m之间。导电柱25是用金属的材料形成。
[0067]在这个实施例中，第一导电接垫21、第二导电接垫22、导电柱25以及其中夹置的基板20部分共同形成电阻元件10，其中d为基板20的厚度，L为导电柱25的长度，A为导电柱25的截面积。电阻元件10的电阻值R可通过以下的关系式得出:R=P [(d — L)/A]，其中P为基板20的导电率。通过调整上述关系式中的参数可以获得不同的电阻值R，例如，在P、d、A三个参数均不变的条件下，L越大则R越小，因此，电阻元件10的电阻值R可根据不同的需求进行调整。在后续的实施例中，为了附图的简洁，将不在标示公式中的参数，因此当提到类似的参数时，即对应公式中相对应的参数。
[0068]虽然附图绘制导电柱25与第二导电接垫22接触，当然导电柱25也可形成与第一导电接垫21接触。
[0069]请参考图2A,为实施例所揭露的半导体基板的另一实施例不意图，此一实施例与图1的实施例类似。在导电柱25的旁边距离很近的地方又需要制作一个盲孔或是信号的走线的通孔时，可以在导电柱25的周围制作绝缘层23做电性上的隔绝。
[0070]请参考图2B,为实施例所揭露的半导体基板的另一实施例不意图，此一实施例与图2A的实施例类似，亦即在导电柱25的旁边距离很近的地方制作另一个电阻。其组成方式与图1的结构相同。在基板20的第一表面的另一预定位置处形成有一第一导电接垫27，在第二表面相应于第一导电接垫27的位置处形成有一第二导电接垫28,延伸第二导电接垫28处以埋孔的方式形成有一导电柱29。
[0071]在图2A与图2B的实施例中，导电柱25与第一导电接垫21的距离大约是5?
10μ m之间。
[0072]请参考图3,为实施例所揭露的半导体基板的另一实施例不意图，此一实施例的结构基本上与图1的实施例类似。不同之处在于在第一表面的第一导电接垫21的其他部分形成有第一绝缘层24，第二表面的第二导电接垫22的其他部分形成有第二绝缘层26。第一绝缘层24与第二绝缘层26的主要作用是将基板20与其他的基板或元件进行电性隔离。在此处说明的实施例中第一绝缘层24与第二绝缘层26非必要。
[0073]在以上的这些实施例中可以看到导电柱25的宽度，或者说直径，小于第一导电接垫21或第二导电接垫22的宽度，然而这并非是限定两者的宽度关系。以下描述的实施例若有类似的情况，同样并非限定两者的宽度关系。
[0074]请参考图4A,为实施例所揭露的半导体基板的另一实施例不意图，图4A的实施例为图3的延伸，是通过另一导电柱将与外部元件沟通的两个电极设置于基板30的同一表面。
[0075]此一实施例中包括有一基板30,在一实施例中，基板30为一娃基板,在一实施例中为芯片半导体或硅晶半导体或硅晶中介层。在基板30第一表面的一预定位置处形成有一第一导电接垫31，这个第一导电接垫31的大小比前述的实施例都大。延伸第一导电接垫31处以埋孔的方式形成有一第二导电柱33,在第二表面相应于第一导电接垫31的位置处形成有一第二导电接垫32。延伸第一导电接垫31在基板中的另一位置以导通孔的方式形成有一第一导电柱35，在基板30的第二表面上形成第三导电接垫34，第三导电接垫34与第一导电柱35形成电连接。第三导电接垫34与第一导电接垫31形成于基板30的同一表面。第二导电柱33与第二导电接垫32的距离大约是5?10 μ m之间。由于有第二导电柱33与第一导电柱35间隔较近的关系，因此需要设计绝缘层。第二导电柱33的周围形成有第二绝缘层36,第一导电柱35的周围有形成有第一绝缘层37。第一绝缘层36也隔离第二导电柱33与第一导电柱35。第一绝缘层36与第二绝缘层37除了使第二导电柱33与第一导电柱35形成电性隔离外，也可使其与基板30形成的电性隔离。当然基板30表面的其他部分也都形成有第三绝缘层38、第四绝缘层39。
[0076]请参考图4B,为实施例所揭露的半导体基板的另一实施例不意图，其为图4A的应用实施例，是将图4A的元件重复配置于基板中。而图4C，为实施例所揭露的半导体基板的另一实施例示意图，其与图4B的结构相当类似，因此采用相同的标号。不同之处在于附图右侧的部分的第二导电柱33，亦即两个第二导电柱33其中之一，其周围没有形成绝缘层40。请参考图5,为实施例所揭露的半导体基板的另一实施例不意图。其与图4A的实施例类似，不同之处在于本实施例没有导电柱。因此当基板30厚度小于10 μ m时，可以采用图5的实施例。
[0077]在图4A与图5的实施例中，差异在于第二导电柱33的高度不同，图5是说明第二导电柱33高度等于O时的实施例。从这两个实施例可以得知，依据前述的公式:R=P [(d —L)/A]，在P、d、A三个参数均不变的条件下，L越大则R越小，因此，所形成的电阻元件的电阻值R可通过调整第二导电柱33的高度来调整。请参考图6A，为实施例所揭露的半导体基板的另一实施例不意图。
[0078]此一实施例中包括有一基板50，在一实施例中，基板50为一硅基板，在一实施例中为芯片半导体或硅晶半导体或硅晶中介层。在基板50第一表面的一预定位置处形成有一第一导电接垫51，这个第一导电接垫51的大小比前述的实施例都大。延伸第一导电接垫51处以埋孔的方式形成有一第二导电柱53,在第二表面相应于第一导电接垫51的位置处形成有一第三导电接垫60。延伸第一导电接垫51在基板中的另一位置以导通孔的方式形成有一第一导电柱55,第二导电接垫52则延伸第一导电柱55形成,第二导电接垫52通过第一导电柱55与第二导电柱53形成电连接。第二导电接垫52与第三导电接垫60形成于基板50的同一表面。第二导电柱53与第三导电接垫60的距离大约是5?10 μ m之间。
[0079]第二导电接垫52上形成有介电层54，其覆盖第二导电接垫52。因此，通过这样的结构，第二导电接垫52与其上对应的第三导电接垫60的部分，配合介电层54可形成一电容结构。第一导电接垫51、第二导电柱53、第三导电接垫60以及其中夹置的基板50部分共同形成一电阻元件。因为共用第一导电接垫51，因此形成一电阻电容并联的架构。
[0080]由于有第二导电柱53与第一导电柱55间隔较近的关系，因此需要设计绝缘层。第二导电柱53的周围形成有第二绝缘层56,第一导电柱55的周围有形成有第一绝缘层57。第二绝缘层56也隔离第二导电柱53与第一导电柱55。第二绝缘层56与第一绝缘层57除了使第二导电柱53与第一导电柱55形成电性隔离外,也可使其与基板50形成的电性隔离。当然基板50表面的其他部分也都形成有第三绝缘层58、第四绝缘层59。
[0081]请参考图6B,为实施例所揭露的半导体基板的另一实施例不意图，其与图6A类似，不同之处在于第二导电柱53周围没有形成绝缘层。
[0082]在图6B与图6C的实施例中，差异在于第二导电柱53的高度不同，图6C是说明第二导电柱53高度等于O时的实施例。从这两个实施例可以得知，依据前述的公式:R=P [(d — L)/A],在P、d、A三个参数均不变的条件下,L越大则R越小，因此,所形成的电阻元件的电阻值R可通过调整第二导电柱53的高度来调整。
[0083]在前述的实施例中，导电柱的深度(或长度)、基板的厚度或者导电柱与导电接垫之间的间距可控制电阻值的大小。
[0084]在以上所述的实施例中，凡提到导电接垫或者导电柱，这些元件的主要功用都是用来传递电信号，因此在材料上当然是选择金属，例如一般半导体【技术领域】常用的金或者铜等等。
[0085]而从以上的实施例可以看出来，不论是电阻或者电容元件，均是形成于垂直于基板的方向，而非是水平式的电容或电阻。
[0086]半导体基板在各式等化器的设计上大都是实现在芯片电路上，因此除了占用芯片电路面积之外，在等化电路设计时也无法考虑到未来封装规格。在前述实施例中，以基板或者搭配导电柱作为电阻元件。在前述实施例的结构中可通过基板的厚度及导电柱与导电接垫间的距离以对电阻进行设计值的调整，因此可获得稳定的电阻值，降低等化电路的实现难度。
[0087]在前述的实施例中，以硅晶体块材(Silicon Bulk)的基板作为电阻元件的优点无需于芯片上或是硅中介板上以额外元件制作电阻元件，而为了达到等化电路合理的电阻设计值(数OhnTlOOOhm),娃晶体块材必须足够薄,例如小于等于IOum,或者5um,或者到达lum。因此前述的实施例即可通过控制芯片或硅中介板的厚度来调整等化电路的电阻值。前述的实施例同时也提出以埋孔作为调整调整等化电路的电阻值之用，如此在芯片或是硅中介板厚度超过IOum时，同样能通过实施例发挥利用硅晶体块材作为电阻的优点。当以硅晶体块材作为电阻元件时，前段或后段的制作工艺便无需顾虑到制成温度对电阻值的影响，因此结构中电容元件等相关制作工艺的设计及执行自由度都会相当的高。
[0088]请参考图7，为实施例所揭露的半导体基板的另一实施例不意图，其是应用图6A的实施例。这个实施例主要说明应用半导体基板时可使用锡铅构成的凸块61 (Bump)或锡球来与其他的基板或者电子元件形成电连接。因此，参考图8，为图7的实施例中，与芯片70电连接的实施例示意图。
[0089]请参考图9,为实施例所揭露的半导体基板的应用实施例不意图。为了简化附图，本实施例省略的大部分的标号。在这个实施例中，可以看到堆叠了多个芯片71、72、79，每个芯片上都形成有传递信号的导通路径，此外，芯片71与72中间夹置了一个前述实施例所讨论的半导体基板80，其中形成有等化电路81是应用图6A的实施例，等化电路82是应用图6B的实施例，等化电路83是应用图6C的实施例。图9的等化电路结构的应用结构，可于高速信号传输路径上进行信号传递品质的改善。
[0090]根据本揭露的实施例，利用基板当作等化电路所需的电阻元件，在其他的实施例中，也可利用埋孔的深度或是芯片的厚度(TSV的高度)来控制电阻值的大小。而在其他的实施例中，在等化电路的导电接垫上直接制作上绝缘材料将电容制作于等化电路上。而在其他的实施例中，是将前述的结构利用Re并联的方式达到等化器的设计。在本揭露所有的等化器所需的被动元件皆可利用IC Backend或构装制作工艺来完成电阻及电容元件，使本发明具有低成本的优势。
[0091]此外，本揭露的实施例的实现方式可利用后段制作工艺方式实现，因此未来于实现此创意结构时，可依三维集成电路的芯片封装规格的不同，例如不同厚度的芯片、不同的芯片堆叠颗数、不同深宽比的TSV而对电容或电阻进行设计值的调整。
【权利要求】
1.一种半导体基板,包括有: 基板，具有相对的第一表面与第二表面； 第一导电接垫，形成于该基板的该第一表面的一预定位置； 第二导电接垫，对应该第一导电接垫的位置而形成于该基板的该第二表面的一预定位置；以及 导电柱，形成于该基板中，该导电柱与该第一导电接垫以及该第二导电接垫其中之一接触。
2.如权利要求1所述的半导体基板，其中还包括有一绝缘层，形成于该导电柱的周围。
3.如权利要求1所述的半导体基板，其中还包括有: 第一绝缘层，形成于该基板的该第一表面的其余部分；以及 第二绝缘层，形成于该基板的该第二表面的其余部分。
4.如权利要求1至3的任一项所述的半导体基板，其中该导电柱与该第一导电接垫的距离为5 μ m~10 μ m之间。
5.一种半导体基板，包括有: 基板，具有相对的第一表面与第二表面； 第一导电接垫，形成于该基板的该第一表面的一预定位置； 第二导电接垫，对应该第一导电接垫的位置而形成于该基板的该第二表面的一预定位`置； 第三导电接垫，形成于该基板的该第二表面； 第一导电柱，形成于该基板之中并与该第三导电接垫与该第一导电接垫形成电连接； 第一绝缘层，形成于该第一导电柱的周围； 第三绝缘层，形成于该基板的该第一表面的其余部分；以及 第四绝缘层，形成于该基板的该第二表面的其余部分。
6.如权利要求5所述的半导体基板，还包括有第二导电柱，形成于该基板中并与该第一导电接垫接触。
7.如权利要求6所述的半导体基板，其中该第二导电柱的周围形成有一第二绝缘层。
8.如权利要求6所述的半导体基板，其中该第二导电柱与该第二导电接垫的距离为5 μ m ~ 10 μ m 。
9.一种半导体基板,包括有: 基板，具有相对的第一表面与第二表面； 第一导电接垫，形成于该基板的该第一表面的一预定位置； 第一导电柱，形成于该基板之中并与该第一导电接垫形成电连接； 第二导电接垫，对应该第一导电柱的位置而形成于该基板的该第二表面的一预定位置； 介电层，形成于该第二导电接垫上； 第三导电接垫，形成于该基板的该第二表面以及该介电电层上； 第一绝缘层，形成于该第一导电柱的周围； 第三绝缘层，形成于该基板的该第一表面的其余部分；以及 第四绝缘层，形成于该基板的该第二表面的其余部分。
10.如权利要求9所述的半导体基板，其中还包括有第二导电柱，形成于该基板中并与该第一导电接垫接触。
11.如权利要求10所述的半导体基板，其中该第二导电柱与该第三导电接垫的距离为5μ m ~ 10 μ m 。
12.如权利要求10所述的半导体基板，其中该第二导电柱的周围形成有一第二绝缘层。
13.如权利要求9所述的半导体基板，其中还包括有凸块，形成于该第三导电接垫之上。
14.如权利要求13 所述的半导体基板，其中还包括有芯片，形成于该凸块之上。
【文档编号】H01L23/64GK103594440SQ201210367115
【公开日】2014年2月19日 申请日期:2012年9月28日 优先权日:2012年8月15日
【发明者】陈鹏书, 李明林, 吴仕先, 刘淑芬 申请人:财团法人工业技术研究院