专利名称：新型双栅三端ⅲ族氮化物增强型hemt器件的制作方法
技术领域：
本发明涉及一种增强型高电子迁移率晶体管(Enhancement-mode High ElectronMobility Transistor , E-mode HEMT),尤其涉及一种通过分压补偿实现的新型双栅三端III族氮化物增强型HEMT器件。
背景技术：
由于压电极化和自发极化效应，在III族氮化物半导体异质结构上(Heterostructure),如AlGaN/GaN,能够形成高浓度的二维电子气。另外，III族氮化物半导体，具有高的绝缘击穿电场强度以及良好的耐高温特性。III族氮化物异质结构制备的HEMT，
不仅可以应用于高频器件方面，而且适合应用于高电压、大电流的功率开关器件。应用到大功率开关电路中时，为了电路的设计简单和安全性方面考虑，一般要求开关器件为常关型，即增强型器件(E-M0DE)。现有的III族氮化物半导体E-MODE HEMT器件应用于高压大功率开关器件时，漏极输出电流往往跟不上栅电极控制信号的变化，即导通瞬态延迟比较大，此即为III族氮化物半导体HEMT器件的“电流崩塌现象”，对器件的实用性具有严重的影响。现有的对“电流崩塌现象”的解释之一是“虚栅模型”。“虚栅模型”认为在器件关断态时，有电子注入到栅附近的半导体表面或内部，从而被表面态或缺陷捕获形成一带负电荷的区域(虚栅)，带负电荷的虚栅由于静电感应会降低栅漏、栅源连接区的沟道电子浓度，当器件开启时，栅下的沟道虽然可以很快积累大量的电子，但是由于虚栅电荷不能及时释放，虚栅下的沟道电子浓度较低，所以漏端输出电流较小，只有虚栅电荷充分释放后，漏端电流才能恢复到直流状态的水平。目前，常用的抑制“电流崩塌”的方法有对半导体进行表面处理，降低表面态或界面态密度；通过场板结构降低栅电极靠近漏极一端的电场强度，降低电子被表面态和缺陷捕获的概率，抑制“电流崩塌”。但以上所述抑制“电流崩塌”的方法在大电流、大电压的情况下效果并不理想。为了抑制“电流崩塌”效应，本案发明人曾提出过一种具有叠层双栅结构的新型III族氮化物E-MODE HEMT器件，其通过对栅下局部区域进行F离子注入形成负电荷区实现增强型器件，藉由顶栅和主栅的相互配合对沟道中二维电子气进行调控，使E-MODE HEMT漏极输出电流与栅端电压的变化保持一致，从根本上抑制“电流崩塌效应”，然而，由于具有叠层双栅，与传统的源、漏、栅三端HEMT器件不同，因此，前述新型器件实际上属于四端器件。但目前电力电子电路中的功率开关器件都是以三端的形式工作，而四端器件应用到电路中需要对电路设计做进一步的修改，因此会增加电路的复杂度。
发明内容
本发明的目的在于提出一种新型双栅三端III族氮化物增强型HEMT器件，其通过在叠层双栅四端HEMT器件中设置分压补偿电路，可将其转换成传统三端HEMT器件结构，从而克服了现有技术中的不足。
为实现上述发明目的，本发明采用了如下技术方案
该新型双栅三端III族氮化物增强型HEMT器件，包括源极、漏极以及异质结构，所述源极与漏极通过异质结构中的二维电子气形成电连接，其中，
所述异质结构包括
第一半导体，其设置于源极和漏极之间，
第二半导体，其形成于第一半导体表面，并具有宽于第一半导体的带隙，且第二半导体表面设有主栅，所述主栅位于源极与漏极之间靠近源极一侧，并与第二半导体形成金属-半导体接触，
介质层，其形成于第二半导体和主栅表面，并设置在源极与漏极之间，且介质层表面设有顶栅，所述顶栅对主栅形成全覆盖，且至少所述顶栅的一侧边缘部向漏极或源极方向延·伸设定长度距离，
并且，所述HEMT器件还包括
用于使所述主栅和顶栅实现同步信号控制的分压补偿电路。进一步的讲，所述分压补偿电路包括
并联设置于源极与主栅之间的至少一第一电容和至少一第一电阻，
并联设置于主栅与顶栅之间的至少一第二电容和至少一第二电阻。作为较佳实施方案之一，所述分压补偿电路包括
并联设置于源极与主栅之间的一第一电容和一第一电阻，
并联设置于主栅与顶栅之间的一第二电容和一第二电阻。作为较佳实施方案之一，所述第一电阻和/或第二电阻可选自沟道电阻和薄膜电阻中的任意一种，但不限于此。作为较佳实施方案之一,所述第一电容和/或第二电容可选自肖特基电容、金属-绝缘体-半导体电容和金属-绝缘体-金属电容中的任意一种，但不限于此。 所述顶栅还与分布于介质层上的一引线电极电连接，所述引线电极通过第二电容和/或第二电阻与主栅的引线电极电连接。所述源极与漏极分别与电源的低电位和高电位连接。所述主栅设于第二半导体的F离子区表面，所述F离子区是第二半导体内的局部区域经F离子注入处理后所形成的具有设定厚度的负电荷区。更进一步的讲，所述负电荷区是通过F离子注入，并经过设定温度、时间的退火，形成的稳定负电荷区，从而降低势垒高度，将栅下方沟道内的二维电子气耗尽。负电荷区也可以是高温热氧化区或者凹槽等可以实现增强型器件的结构。作为可实施的方案之一，所述第一半导体和第二半导体均采用III族氮化物半导体。所述顶栅的两侧边缘分别向源极和漏极方向延伸设定长度距离。所述顶栅仅以其一侧边缘部向源极或漏极方向延伸设定长度距离。在所述HEMT器件工作时，所述主栅和顶栅通过补偿分压电路由同一信号控制。尤其是在所述HEMT器件处于导通状态时，所述顶栅控制信号的电位高于主栅控制信号的电位。
图I是本发明双栅四端E-MODE HEMT的剖面结构示意 图2a是普通E-MODE HEMT器件的局部结构示意 图2b是本发明双栅四端E-MODE HEMT器件的局部结构示意 图3a是本发明一较佳实施例中双栅三端E-MODE HEMT器件的剖视结构示意 图3b是本发明一较佳实施例中双栅三端E-MODE HEMT器件的俯视结构示意图。
具体实施例方式参阅图2a，普通E-MODE HEMT器件(以AlGaN/GaN HEMT为例)“电流崩塌”的原因是在器件处于关断状态时，在栅金属两侧AlGaN层3与绝缘介质层7以及它们的界面处会积累负电荷，形成界面负电荷积累区21，由于静电感应作用，这些负电荷会减少甚至完全耗尽其下方沟道区的二维电子气，形成沟道耗尽区22。当器件开启时(从关断态向导通态转换)，栅极下方沟道内二维电子气受栅电极电压控制而上升，但是电荷积累区21的负电荷由于处于较深能级不能及时释出，因此其对应沟道内的二维电子气还是较少，所以器件不能完全导通，随着时间的增加，界面电荷积累区的负电荷逐渐从深能级释放出来，其对应沟道内电子浓度上升，器件逐渐向完全导通状态转变，根据目前研究结果，负电荷从深能级释放出来的时间大约为微秒 秒的量级。 为克服上述普通E-MODE HEMT器件的“电流崩塌”现象，本案发明人提出了一种双栅四端III族氮化物E-MODE HEMT器件(以下简称双栅四端E-MODE HEMT器件)，参阅图I，该器件的源极8、漏极9位于两侧，在靠近源极8 一侧的第二半导体3 (如，AlGaN层)表面有一栅电极，称为主栅4，主栅4下方有一经过F离子注入的负电荷区6，主栅4上方有一绝缘介质层7，绝缘介质层上方有另一栅电极，称为顶栅5。如图I所示，顶栅5位于主栅4的上方，在垂直投影面上与主栅4两侧边缘有交叠，并且向源、漏极方向有一定延伸。前述第一半导体2 (如GaN层)可设于一衬底I上。参阅图2b，在本案发明人所提出的前述双栅四端E-MODE HEMT器件关断状态下，主栅偏置在阈值电压以下，顶栅5’上加一足够高的正偏压，虽然主栅4’金属两侧第二半导体层与绝缘介质界面处同样会积累负电荷，可是由于顶栅上足够高的正向偏置的作用，界面负电荷不能完全屏蔽顶栅电场，存在足够的电场去感生沟道区内的二维电子气，而保持电荷积累区下方沟道23导通；当主栅电压上升，器件从关断态向导通态转变时，顶栅电压保持不变，界面电荷积累区下方的沟道仍然导通，因此器件不会产生“电流崩塌”造成的延迟。进一步的，本发明通过在本案发明人提出的前述双栅E-MODE HEMT器件中增设分压补偿电路，使得器件仍然可以三端的方式工作于开关电路中。这样就可以避免将器件应用到电路中时，由于器件的四端工作方式而需要对电路的修改，进而会增加电路复杂性的问题。具体而言，通过前述分压补偿电路，主栅与顶栅可以加同一脉冲信号，通过对分压补偿电路中电阻和电容的调整，顶栅电压与主栅电压的相位和幅值关系可以随之调整。通常，可以采用同相位，顶栅电压幅值高于主栅电压幅值，在器件从关断态向导通状转变时，顶栅的高电压可以克服界面负电荷的屏蔽而在其下方强制感生出足够的二维电子气，从而避免“电流崩塌”;器件处于关断态时，顶栅所加的低电位可以抑制表面态和缺陷对负电荷的捕获，亦能抑制“电流崩塌”。以上对本发明技术方案进行了概述，为了使公众能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以基于AlGaN/GaN异质结的器件为例对本发明的技术方案作进一步的说明。参阅图3a，本实施例所涉及的双栅三端III族氮化物E-MODE HEMT (以下简称为“双栅三端E-MODE HEMT”)具有第一半导体13 (GaN)、和形成在第一半导体13上的第二半导体14 (AlGaN)0第一半导体13未进行特意掺杂。在第二半导体14中可以掺入η型杂质，也可以不进行掺杂。第二半导体14的带隙比第一半导体13的带隙更宽。第二半导体14的厚度约为15至30nm。第一半导体13和第二半导体14形成异质结构，在界面处形成二维电子气(2DEG)。
该双栅三端E-MODE HEMT具有按规定间隔距离分离配置的漏极11和源极12。漏极11与源极12贯穿第二半导体14延伸到第一半导体13，与沟道中二维电子气相连接。漏极11和源极12是由多层金属(如Ti/Al/Ti/Au或者Ti/Al/Ni/Au等)通过快速高温退火形成欧姆接触。该双栅三端E-MODE HEMT具有负电荷区19，它是在第二半导体内部、主栅下方第二半导体内通过F离子注入形成的负电荷区，可以将其所对应的沟道中的二维电子气耗尽。该双栅三端E-MODE HEMT具有主、副双柵结构，主栅16制造在源极和漏极之间，靠近源极的一端，主栅16直接与第二半导体14表面接触，并形成肖特基接触。顶栅18设置在介质层17 (如Si3N4)之上，在垂直方向上与主栅有交叠，并且向源、漏极方向各有延伸。参阅图3b，该双栅三端E-MODE HEMT的主栅16和顶栅18通过分压补偿电路连接，由同一引线电极(pad)25进行信号控制。通过调整分压补偿电路中电阻26(第一电阻)、电阻27 (第二电阻)和电容28 (第一电容)、电容29 (第二电容)之间的关系，对主栅和顶栅所加电压的幅值和相位进行调整。电阻26、27可以采用沟道电阻或者薄膜电阻(金属、半导体等)，电容28、29可以采用金属-半导体接触电容或者金属-绝缘体-半导体(金属)电容。藉由前述设计，使得本发明可以对增强型HEMT器件中的“电流崩塌效应”进行有效控制，并可以将双栅电极四端器件等同于三端器件应用于电路中。上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
权利要求
1.一种新型双栅三端III族氮化物增强型HEMT器件，包括源极(12 )、漏极(11)以及异质结构，所述源极(12)与漏极(11)通过异质结构中的二维电子气(2DEG)形成电连接，其中， 所述异质结构包括 第一半导体(13)，其设置于源极(12)和漏极(11)之间， 第二半导体(14)，其形成于第一半导体(13)表面，并具有宽于第一半导体(13)的带隙，且第二半导体(14)表面设有主栅(16)，所述主栅(16)位于源极(12)与漏极(11)之间靠近源极(12)—侧，并与第二半导体(14)形成金属-半导体接触， 介质层(17)，其形成于第二半导体(14)和主栅(16)表面，并设置在源极(12)与漏极(11)之间，且介质层(17)表面设有顶栅(18)，所述顶栅(18)对主栅(16)形成全覆盖，且至少所述顶栅(18)的一侧边缘部向漏极(11)或源极(12)方向延伸设定长度距离， 其特征在于，所述HEMT器件还包括 用于使所述主栅(16 )和顶栅(18 )实现同步信号控制的分压补偿电路。
2.根据权利要求I所述的新型双栅三端III族氮化物增强型HEMT器件，其特征在于，所述分压补偿电路包括 并联设置于源极(12)与主栅(16)之间的至少一第一电容(28)及至少一第一电阻(26)， 并联设置于主栅(16)与顶栅(18)之间的至少一第二电容(29)及至少一第二电阻(27)。
3.根据权利要求2所述的新型双栅三端III族氮化物增强型HEMT器件，其特征在于，所述第一电阻(26)和/或第二电阻(27)至少选自沟道电阻和薄膜电阻中的任意一种。
4.根据权利要求2所述的新型双栅三端III族氮化物增强型HEMT器件，其特征在于，所述第一电容(28 )和/或第二电容(29 )至少选自肖特基电容、金属-绝缘体-半导体电容和金属-绝缘体-金属电容中的至少一种。
5.根据权利要求2所述的新型双栅三端III族氮化物增强型HEMT器件，其特征在于，所述顶栅(18)还与分布于介质层上的一引线电极(25)电连接，所述引线电极(25)与第二电容(29)和/或第二电阻(27)电连接。
6.根据权利要求I所述的新型双栅三端III族氮化物增强型HEMT器件，其特征在于，所述源极(12)与漏极(11)分别与电源的低电位和高电位连接。
7.根据权利要求I所述的新型双栅三端III族氮化物增强型HEMT器件，其特征在于，所述主栅(16)设于第二半导体(14)的F离子区(19)表面，所述F离子区(19)是第二半导体(14)内的局部区域经F离子注入处理后所形成的具有设定厚度的负电荷区。
8.根据权利要求I所述的新型双栅三端III族氮化物增强型HEMT器件，其特征在于，所述第一半导体和第二半导体均采用III族氮化物半导体。
9.根据权利要求I所述的新型双栅三端III族氮化物增强型HEMT器件，其特征在于，所述顶栅(18)的两侧边缘分别向源极(12)和漏极(11)方向延伸设定长度距离， 或者，所述顶栅(18)仅以其一侧边缘部向源极(12)或漏极(11)方向延伸设定长度距离。
10.根据权利要求I所述的新型双栅三端III族氮化物增强型HEMT器件，其特征在于，在所述HEMT器件处于导通状态时，所述顶栅(18)控制信号的电位高于主栅(16)控制信号的电位。
全文摘要
一种新型双栅三端Ⅲ族氮化物增强型HEMT器件，包括源、漏极以及异质结构，源、漏极通过异质结构中的二维电子气形成电连接，其中异质结构包括设置于源、漏极之间的第一半导体；形成于第一半导体表面的第二半导体，其第二半导体表面设有主栅，主栅位于源、漏极之间靠近源极一侧，并与第二半导体形成金属-半导体接触；介质层，其形成于第二半导体和主栅表面，并设置在源、漏极之间，且介质层表面设有顶栅，顶栅对主栅形成全覆盖，且至少顶栅的一侧边缘部向漏或源极有一定延伸；以及，用于使主、顶栅实现同步信号控制的分压补偿电路。本发明可以对增强型HEMT器件中的“电流崩塌效应”进行有效控制，还可将双栅电极四端器件等同于三端器件应用于电路中。
文档编号H01L29/423GK102856371SQ20121036727
公开日2013年1月2日 申请日期2012年9月28日 优先权日2012年9月28日
发明者于国浩, 蔡勇, 张宝顺 申请人:中国科学院苏州纳米技术与纳米仿生研究所