GaAs基pHEMT器件及其制备方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，特别是涉及一种GaAs基pHEMT器件及其制备方法。
【背景技术】
[0002]GaAs (砷化镓)是III _ V族化合物半导体中最重要、用途最广的半导体材料。GaAs中的电子迀移率是Si (硅)的6倍，其电子峰值漂移速度是Si的2倍。因此GaAs器件具有高频、高速、低功耗、噪声小、可单片集成的特点。
[0003]GaAs基pHEMT器件是GaAs器件中较成熟的一种三端器件，具有微波及高速性能优越，工艺相对简单，稳定等优点，是人们研宄的重点。输出功率和可靠性是GaAs基pHEMT器件的两个重要性能指标，当GaAs基pHEMT器件工作在饱和区后，漏极电压进一步增加时，栅极-沟道间肖特基势皇将发生雪崩击穿，使漏极电流突然增加，导致GaAs基pHEMT器件不能正常工作，输出功率受到限制。因此，栅漏击穿电压是限制输出功率并影响可靠性的最主要因素之一。
[0004]目前，为改善栅漏击穿电压，通常的做法是采用在栅极挖设凹槽的工艺，该工艺具有以下优点:可以改善场效应晶体管性能；可以改善材料表面不均匀性而产生的饱和电流的偏差；可以改善栅极边缘的几何形状，使电场不在栅极边缘集中，从而提高栅极的抗击穿性能；可以避免表面耗尽层在栅极正向偏置时对大电流流通的阻碍作用，从而有利于拓宽动态范围；有利于金属棚的剥尚等等。
[0005]然而，随着半导体技术的不断进步，提高栅漏击穿电压已逐渐进入瓶颈，如0.15 μ m工艺的工作电压和击穿电压一般很难超过8V和20V，而射频前端性能需求的不断提高，要求GaAs基pHEMT器件的操作电压不断增加，这也意味着要求GaAs基pHEMT器件具有更高的栅漏击穿电压，现有的工艺已经不能满足这一要求。
【发明内容】
[0006]本发明主要解决的技术问题是提供一种GaAs基pHEMT器件及其制备方法，能够在不影响器件性能的情况下提高栅漏击穿电压。
[0007]为解决上述技术问题，本发明采用的一个技术方案是:提供一种GaAs基pHEMT器件，包括由下至上依次层叠的GaAs衬底、缓冲层、第一 AlGaAs势皇层、InGaAs沟道层、第二 AlGaAs势皇层和N+-GaAs层，所述第一 AlGaAs势皇层与所述InGaAs沟道层以及所述第二 AlGaAs势皇层与所述InGaAs沟道层形成二维电子气，所述N+-GaAs层上形成有源极和漏极，所述源极与所述漏极之间的所述N+-GaAs层上设有露出所述第二 AlGaAs势皇层的凹槽，所述凹槽中的所述第二 AlGaAs势皇层上形成有栅极，所述栅极与所述漏极之间的凹槽中设有至少一个通过注入离子形成的高介电常数结区，所述高介电常数结区从第二 AlGaAs势皇层的上表面嵌入延伸至第二 AlGaAs势皇层内部，其中，所述源极到所述栅极的距离等于所述漏极到所述栅极的距离，所述栅极与所述漏极之间的凹槽横向宽度大于所述栅极与所述源极之间的凹槽横向宽度。
[0008]优选地，所述注入的离子包括O元素、Ar元素或N元素。
[0009]优选地，所述高介电常数结区的横向宽度大于或等于200nm，深度小于所述第二AlGaAs势皇层的厚度。
[0010]优选地，所述第二 AlGaAs势皇层中AlGaAs的化学式为AlxGai_xAs，其中，X为O?0.5ο
[0011]优选地，所述InGaAs沟道层中InGaAs的化学式为Ιηγ6&1_γΑ8，其中，Y为O?0.5。
[0012]优选地，所述第一 AlGaAs势皇层与所述InGaAs沟道层之间以及所述第二 AlGaAs势皇层与所述InGaAs沟道层之间通过进行δ -Si掺杂在所述InGaAs沟道层中形成二维电子气。
[0013]为解决上述技术问题，本发明采用的另一个技术方案是:提供一种GaAs基pHEMT器件的制备方法，包括:在GaAs衬底上由下而上依次形成缓冲层、第一 AlGaAs势皇层、InGaAs沟道层、第二 AlGaAs势皇层和N+-GaAs层，并在所述N+-GaAs层上形成源极和漏极，其中，所述第一 AlGaAs势皇层与所述InGaAs沟道层之间以及所述InGaAs沟道层与所述第二 AlGaAs势皇层之间形成二维电子气；在所述N+-GaAs层上涂布覆盖所述N+-GaAs层、源极和漏极的光刻胶，并在所述光刻胶上蚀刻出露出所述N+-GaAs层的预定区域；对所述预定区域中的N+-GaAs层进行蚀刻，在所述源极与所述漏极之间的所述N+-GaAs层上形成露出所述第二 AlGaAs势皇层的凹槽；在所述N+-GaAs层上再次涂布覆盖所述N+-GaAs层、源极、漏极和所述第二 AlGaAs势皇层的光刻胶，并在所述光刻胶上蚀刻出离子注入区域；在所述离子注入区域注入离子后，去除光刻胶并通过快速退火形成高介电常数结区，所述高介电常数结区从第二 AlGaAs势皇层的上表面嵌入延伸至第二 AlGaAs势皇层内部；在所述凹槽中的所述第二 AlGaAs势皇层上形成栅极，其中，所述源极到所述栅极的距离等于所述漏极到所述栅极的距离，所述栅极与所述漏极之间的凹槽横向宽度大于所述栅极与所述源极之间的凹槽横向宽度。
[0014]优选地，所述注入的离子包括O元素、Ar元素或N元素。
[0015]优选地，所述第二 AlGaAs势皇层中AlGaAs的化学式为AlxGai_xAs，其中，X为O?0.5 ;所述InGaAs沟道层中InGaAs的化学式为工—卜知其中，Y为O?0.5。
[0016]优选地，所述第一 AlGaAs势皇层与所述InGaAs沟道层之间以及所述第二 AlGaAs势皇层与所述InGaAs沟道层之间通过进行δ -Si掺杂在所述InGaAs沟道层中形成二维电子气。
[0017]区别于现有技术的情况，本发明的有益效果是:通过在栅极和漏极之间的凹槽中注入离子形成高介电常数结区以及选择凹槽相对源极和漏极的位置，从而能够在不影响器件性能的情况下提高栅漏击穿电压，对沟道二维电子气浓度的影响很小，工艺难度低，工艺简单且容易实现，并且无需改变现有的工艺流程。
【附图说明】
[0018]图1是本发明实施例GaAs基pHEMT器件的截面示意图。
[0019]图2-6是本发明实施例GaAs基pHEMT器件的制备流程图。
【具体实施方式】
[0020]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0021]参见图1，是本发明实施例GaAs基pHEMT器件的截面示意图。本实施例的GaAs基pHEMT器件包括由下至上依次层叠的GaAs衬底10、缓冲层20、第一 AlGaAs势皇层30、InGaAs 沟道层 40、第二 AlGaAs 势皇层 50 和 N+-GaAs 层 60。第一 AlGaAs 势皇层 30 与 InGaAs沟道层40形成二维电子气31。第二 AlGaAs势皇层50与InGaAs沟道层40也形成二维电子气51。在本实施例中，第一 AlGaAs势皇层30与InGaAs沟道层40之间以及第二 AlGaAs势皇层50与InGaAs沟道层40之间通过进行δ -Si掺杂在InGaAs沟道层40中形成二维电子气31、51。具体来说，二维电子气31、51是通过进行δ-Si掺杂的电子转移形成的，并且二维电子气31、51处于InGaAs沟道层40中分别靠近第一 AlGaAs势皇层30和第二 AlGaAs势皇层50的位置。
[0022]N+-GaAs层60上形成有源极S和漏极D，源极S与漏极D之间的N+-GaAs层60上设有露出第二 AlGaAs势皇层50的凹槽70，凹槽70中的第二 AlGaAs势皇层50上形成有栅极G，栅极G与漏极D之间的凹槽70中设有至少一个通过注入离子形成的高介电常数结区80，高介电常数结区80从第二 AlGaAs势皇层50的上表面嵌入延伸至第二 AlGaAs势皇层50内部。
[0023]源极S到栅极G的距离等于漏极D到栅极G的距离，栅极G与漏极D之间的凹槽横向宽度大于栅极G与源极S之间的凹槽横向宽度。也就是说，栅极G刚好位于源极S和漏极D的正中间，但是栅极G不在凹槽70的正中间，凹槽70靠近源极S的侧壁到源极S的距离要大于凹槽70靠近漏极D的侧壁到漏极D的距离。
[0024]在本实施例中，注入的离子包括O元素、Ar元素或N元素等，高介电常数结区80的横向宽度大于或等于200nm，深度小于第二 AlGaAs势皇层50的厚度。在注入离子形成高介电常数结区80时，通过有效控制离子的注入深度和剂量，可以增加栅漏击穿电压，并减少对沟道的损伤，使高介电常数结区80对沟道二维电子气浓度的影响降到最低。
[0025]可选地，第二 AlGaAs势皇层50中AlGaAs的化学式为AlxGai_xAs，其中，X为O?0.5。InGaAs沟道层40中InGaAs的化学式为IriYGa^As，其中，Y为O?0.5。
[0026]本发明实施例的GaAs基pHEMT器件通过设置两侧壁相对栅极不对称的凹槽和在凹槽中进行离子注入，增大了栅极和漏极之间的凹槽横向宽度并在栅极和漏极之间的