增强的finfet工艺覆盖标记的制作方法
【专利摘要】本发明公开一种适用于制造非平面电路器件的覆盖标记以及形成该覆盖标记的方法。示例性实施例包括接收具有有源器件区域和覆盖区域的衬底。在衬底上形成一个或多个介电层和硬掩模。图案化硬掩模以形成被配置成限定覆盖标记鳍的硬掩模层部件。在图案化硬掩模层上形成间隔件。该间隔件进一步限定覆盖标记鳍和有源器件鳍。切割该覆盖标记鳍以形成用于限定覆盖计量的参考位置的鳍线端部。蚀刻介电层和衬底以进一步限定覆盖标记鳍。本发明还提供了增强的FINFET工艺覆盖标记。
【专利说明】增强的FINFET工艺覆盖标记
【技术领域】
[0001]本发明一般地涉及半导体【技术领域】，更具体地来说，涉及一种集成电路器件及其形成方法。
【背景技术】
[0002]在追求较高器件密度、较高性能和较低成本过程中，由于半导体工业已经发展到纳米技术工艺节点，因此来自制造和设计问题的挑战的结果是诸如鳍式场效应晶体管(FinFET)的三维设计的发展。通过从衬底延伸(例如，蚀刻到衬底的硅层中)的薄“鳍”来制造典型的FinFET。FET的沟道形成在该竖直鳍中。栅极设置在该鳍上方(例如，环绕(wrapping))。有利地是在沟道的两侧上具有栅极，从而允许栅极从两侧控制沟道。FinFET器件的优点包括降低短沟道效应和较高的电流。
[0003]由于非平面器件(诸如，FinFET)固有的复杂性，在制造平面晶体管中所使用的很多技术都必须重新设计为用于制造非平面器件。例如，掩模覆盖技术和对准技术需要进一步的设计尝试。通常通过使用一系列的光刻掩模在半导体晶圆上层叠部件来装配IC(集成电路)。在该系列光刻掩模的每个掩模均具有通过透射区域或反射区域所形成的图案。在光刻曝光期间，诸如紫外线光的辐射在照射涂覆在晶圆上的光刻胶之前穿过或反射离开掩模。该掩模将图案转印到光刻胶上，然后，选择性地去除光刻胶来显示该图案。然后，该晶圆经受充分利用剩余光刻胶的形状在晶圆上制造电路部件的工艺步骤。当工艺步骤完成时，再次去除光刻胶，并且使用接下来的掩模对晶圆进行曝光。通过该方法，层叠这些部件来制造最终电路。
[0004]不管掩模是否存在误差，如果整个掩模或者部分掩模没有完全对准，则最终部件也不能与相邻层正确对准。这会导致降低器件性能或者器件完全失效。为了测量掩模对准，在晶圆上形成覆盖(OVL)标记(overlay mark)。覆盖标记通常包括布置为图案的材料层，这些图案不但可识别而且提供可辨认的参考点。虽然现有的覆盖标记通常足以满足平面器件的要求，但是现有的覆盖标记不能完全满足制造非平面器件的要求。
【发明内容】
[0005]为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种集成电路器件，包括:衬底，具有有源器件区域和覆盖标记区域；以及多个鳍，设置在所述衬底上的所述覆盖标记区域中，所述多个鳍中的每个鳍均包括纵向本体和鳍线端部，所述鳍线端部限定用于由覆盖计量系统实施的掩模覆盖分析的参考位置。
[0006]在该集成电路器件中，所述多个鳍中的每个鳍都进一步包括凸起的衬底区域。
[0007]在该集成电路器件中，所述多个鳍中的第一鳍具有沿着第一轴线定向的线端部，并且所述多个鳍中的第二鳍具有沿着基本垂直于所述第一轴线的第二轴线定向的线端部。
[0008]在该集成电路器件中，所述多个鳍中的鳍包括沿着第一轴线定向的第一线端部和沿着基本垂直于所述第一轴线的第二轴线定向的第二线端部。[0009]在该集成电路器件中，所述多个鳍的间距小于所述覆盖计量系统的最小可分辨距离。
[0010]在该集成电路器件中，所述多个鳍中的鳍包括第一鳍线端部和第二鳍线端部，所述第一线端部限定第一覆盖标记的参考位置，所述第二线端部限定第二覆盖标记的参考位置；以及所述第一覆盖标记与所述第二覆盖标记不相邻。
[0011]在该集成电路器件中，所述衬底的所述覆盖标记区域包括对应于第一覆盖标记的第一标记区域和对应于第二覆盖标记的第二标记区域；所述第一覆盖标记与所述第二覆盖标记不相邻；以及所述多个鳍中的鳍从所述第一标记区域延伸到所述第二标记区域。
[0012]根据本发明的另一方面，提供了一种方法，包括:接收具有覆盖区域的衬底；在所述衬底上形成一个或多个介电层；在所述一个或多个介电层上形成硬掩模层；图案化所述硬掩模层以形成硬掩模层部件，所述硬掩模层部件被配置成限定设置在所述覆盖区域中的覆盖标记鳍；在图案化的硬掩模层上形成间隔件，所述间隔件进一步限定所述覆盖标记鳍；切割所述覆盖标记鳍以形成限定用于掩模覆盖计量的参考位置的鳍线端部；使用所述间隔件蚀刻所述一个或多个介电层，所述介电层的蚀刻进一步限定所述覆盖标记鳍；以及使用蚀刻的一个或多个介电层来蚀刻所述衬底，所述衬底的蚀刻进一步限定所述覆盖标记鳍。
[0013]在该方法中，所述硬掩模层部件是第一硬掩模层部件并且被配置成限定具有沿着第一轴线定向的纵向主体的第一覆盖标记鳍；以及图案化所述硬掩模层进一步形成第二硬掩模层部件，所述第二硬掩模层部件被配置成限定设置在所述覆盖区域中并且具有沿着基本垂直于所述第一轴线的第二轴线定向的纵向主体的第二覆盖标记鳍。
[0014]在该方法中，所述硬掩模层部件被配置成限定具有沿着第一轴线定向的纵向主体并具有沿着基本垂直于所述第一轴线的第二轴线定向的第二纵向主体的所述覆盖标记鳍。
[0015]在该方法中，所述硬掩模层部件被配置成限定以小于覆盖计量系统的最小可分辨距离的距离设置的第一覆盖标记鳍和第二覆盖标记鳍。
[0016]在该方法中，所述衬底的所述覆盖区域包括对应于第一覆盖标记的第一覆盖区域和对应于第二覆盖标记的第二覆盖区域；所述第一覆盖标记和所述第二覆盖标记不相邻；以及所述覆盖标记鳍设置在所述第一覆盖区域和所述第二覆盖区域中。
[0017]该方法进一步包括:在蚀刻所述衬底之后去除剩余的一个或多个介电层。
[0018]根据本发明的又一方面，提供了一种方法，包括:接收具有有源器件区域和覆盖标记区域的衬底，所述衬底进一步具有形成在所述衬底上的一个或多个介电层和硬掩模层；图案化所述硬掩模层以形成限定覆盖标记鳍的硬掩模层部件，其中，所述图案化进一步形成被配置成提供覆盖计量参考位置的硬掩模层沟槽；在图案化的硬掩模层上形成第一间隔件，所述第一间隔件进一步限定所述覆盖标记鳍；使用所述第一间隔件蚀刻所述一个或多个介电层，介电层的蚀刻进一步限定所述覆盖标记鳍；以及使用被蚀刻的一个或多个介电层蚀刻所述衬底，所述衬底的蚀刻进一步限定所述覆盖标记鳍。
[0019]在该方法中，图案化所述硬掩模层进一步限定对应于有源器件鳍的有源器件掩模部件；形成所述第一间隔件进一步形成第二间隔件，所述第二间隔件进一步限定所述有源器件鳍；以及蚀刻所述一个或多个介电层进一步限定所述有源器件鳍。
[0020]在该方法中，所述硬掩模层沟槽被定向为横向垂直于所述硬掩模层部件。
[0021 ] 在该方法中，所述硬掩模层沟槽限定沿着第一轴线定向的鳍线端部和沿着基本垂直于所述第一轴线的第二轴线定向的鳍线端部。
[0022]在该方法中，所述硬掩模层部件被配置成制造以小于覆盖计量系统的最小可分辨距离的距离设置的第一覆盖标记鳍和第二覆盖标记鳍。
[0023]在该方法中，所述覆盖标记区域包括对应于第一覆盖标记的第一覆盖区域和对应于第二覆盖标记的第二覆盖区域；所述第一覆盖标记和所述第二覆盖标记不相邻；以及所述覆盖标记鳍设置在所述第一覆盖区域和所述第二覆盖区域中。
[0024]该方法进一步包括:在蚀刻所述衬底之后去除剩余的一个或多个介电层。
【专利附图】
【附图说明】
[0025]当结合附图进行阅读时，根据下面详细描述可以更好地理解本发明。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0026]图1是根据本发明的多方面的覆盖标记的立体图；
[0027]图2是根据本发明的多方面的具有两轴线段的覆盖标记的俯视图；
[0028]图3是根据本发明的多方面的覆盖标记区域的俯视图；
[0029]图4是根据本发明的多方面的覆盖标记区域的部分被切去的俯视图；
[0030]图5是根据本发明的多方面的覆盖标记区域的俯视图；
[0031]图6是根据本发明的多方面的用于形成覆盖鳍和有源器件鳍的方法流程图；
[0032]图7至图11是根据本发明的多方面的经历形成覆盖鳍和有源器件鳍的方法的IC前体的截面图；
[0033]图12是根据本发明的多方面的经历形成覆盖鳍和有源器件鳍的方法的IC前体的覆盖区域的立体图；
[0034]图13至图15是根据本发明的多方面的经历形成覆盖鳍和有源器件鳍的方法的IC前体的截面图；
[0035]图16是根据本发明的多方面的形成覆盖标记和有源器件结构的方法的流程图；
[0036]图17是根据本发明的多方面的经历形成覆盖标记和有源器件结构的方法的IC前体的截面图；
[0037]图18是根据本发明的多方面的经历形成覆盖标记和有源器件结构的方法的IC前体的覆盖区域的立体图；以及
[0038]图19至图24是根据本发明的多方面的经历形成覆盖标记和有源器件结构的方法的IC前体的截面图。
【具体实施方式】
[0039]本发明通常涉及用于IC器件的制造的覆盖标记，更具体地说，涉及适用于非平面器件的制造的覆盖标记及用于制造该覆盖标记的方法。
[0040]以下
【发明内容】
提供了多种不同实施例或实例，用于说明本文中的概念。以下描述部件和布置的特定实例以简化本发明。当然，这些仅是实例并不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复用于简化和清楚的目的，并且其本身并没有规定所述多个实施例和/或结构之间的关系。
[0041]此外，本文中为了容易地描述，可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、以及“上部”等的空间相对位置术语，以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的定向之外，空间相对位置术语旨在包括使用或操作中的装置的各种不同的定向。例如，如果翻转附图中的装置，则被描述为位于其他元件或部件“下方”或“之下”的元件将被定位为位于其他元件或部件的“之上”。因此，示例性术语“在...下方”包括在上面和在下面的定向。装置可以以其它方式定位(旋转90度或处于其他定向)，并且相应地解释本文中所使用的空间相对位置描述符。
[0042]图1是根据本发明的多方面的覆盖标记100的立体图。为了清楚起见，已经简化了图1。示出的覆盖标记100包含许多不同类型的覆盖标记。在一些实施例中，覆盖标记100是高级图像计量(advanced image metrology,AIM)覆盖标记。在一些实施例中，覆盖标记100代表框中框式(box-1Nbox) (BIB)覆盖标记。覆盖标记100包括形成在衬底102上的覆盖鳍104阵列。稍后将详细描述衬底102和覆盖鳍104的组合以及形成覆盖鳍104的方法。
[0043]当通过覆盖计量系统进行观测时，覆盖鳍104和外露衬底102之间的边界提供了用于测量其他掩模图案对准的参考位置。这种参考位置的实例为图1的参考位置110。为了精确测量对准，覆盖计量系统必须识别参考位置处的覆盖鳍104和衬底102之间的差别(contrast)。在一些应用中，与使用诸如凸台(plateau)的其他拓扑结构的覆盖标记相比，使用覆盖鳍104的实施例能够提供与衬底102更大的差别。通过该方式，允许快速识别以及精确测量鳍。在实施例中，鳍间距小于覆盖计量系统可以分辨的最小可分辨距离。该亚分辨率(sub-resolution)鳍密度可以防止系统测量不正确的参考位置(诸如，覆盖鳍104之间的外露衬底)并且有助于覆盖计量系统定位正确参考位置(诸如参考位置110)。这可以进一步提高速度和准确性。
[0044]除了提供更大差别外，在一些实施例中，覆盖鳍104能提供优于传统覆盖标记设计的其他优点。例如，在一些实施例中，鳍对于使基于凸台的覆盖标记变形的制造工艺来说具有较好的抵御能力。在这样一个实施例中，硬掩模加载系数(hard mask loadingfactor)影响凸台边缘的线性度，而鳍由于具有比凸台小的掩模材料的不间断区域而不易受到影响。在另一个这样的实施例中，衬底暴露于使凸台边缘变形的退火工艺。相反，鳍，尤其是鳍的线端部区域114可以在整个热处理过程中更加可靠并且保持不变。在这些和其他实施例中，结合有鳍的覆盖标记可以保持比较好的外形。
[0045]虽然覆盖鳍104可以证实比传统的覆盖部件更可靠并且更精确，但是在一些应用中，覆盖鳍104对某些工艺仍然很敏感。这会导致鳍104沿着其纵轴扭曲并弯曲和/或导致鳍沿着其竖直轴变形(wilt)。在实施例中，将覆盖鳍104定向为沿着多于一个轴线具有线端部区域114。通过由具有基本垂直定向的鳍104形成覆盖标记，耐用的鳍线端部区域114可以用于沿着其他鳍/衬底边界进行测量。
[0046]图2是根据本发明的多方面的具有两轴线段的覆盖标记200的俯视图。为了清楚起见，已经简化了图2。所示的覆盖标记200代表BIB覆盖标记，但是可以理解为包含多种不同的覆盖标记(包括AIM覆盖标记)。在实施例中，覆盖鳍104被布置为沿着第一轴线和第二轴线具有线端部。在一些这样的实施例中，这可以通过制造基本垂直的覆盖鳍组来完成。例如，覆盖鳍104a具有沿着第一轴线的长度，并且相应的覆盖鳍104b具有沿着第二轴线的长度。在另一个实施例中，单个覆盖鳍104c具有沿着两个轴的长度。在又一个实施例中，覆盖标记200包括单轴成对鳍和沿着两个轴具有长度的鳍的组合。本领域技术人员应该理解，覆盖标记200沿着多个鳍/衬底边界提供鳍线端部。例如，可以在参考点202和参考点204处进行覆盖测量。由于覆盖鳍的结构，可以根据鳍线端部进行这两种测量。
[0047]图3和图5是根据本发明的多方面的覆盖标记区域300的俯视图。图4是根据本发明的多方面的覆盖标记区域300的局部被切去的俯视图。为了清楚起见，已经简化了图3、图4和图5。在一些实施例中，有利于在鳍材料中形成覆盖标记。例如，与去除衬底材料相比，相关蚀刻工艺可以更好的去除鳍材料，从而显示出，鳍材料是用于覆盖标记最优介质。由于该原因和其他原因，如图3至图5所示,覆盖鳍104可以从第一覆盖标记区域延伸到第二覆盖标记区域，而不是形成两个分立的鳍组。在所示出的实施例中，鳍104具有两轴的线端部。在又一些实施例中，覆盖鳍104仅具有沿着第一轴线的线端部。
[0048]参照图3，在一些实施例中，覆盖鳍104延伸超过指定用于第一覆盖标记306的第一覆盖标记区域302并且进入指定用于第二覆盖标记的区域304。第一覆盖标记和第二覆盖标记可以具有不同的组成和结构，因此第一覆盖标记和第二覆盖标记对应于不同的层、部件和/或工艺。
[0049]参照图4，形成并图案化掩模400 (示出部分被切去)作为在衬底102上形成有源器件的工艺步骤的一部分。在形成层并且这些层被成形为制造有源器件时，可以将相应的工艺应用于覆盖标记。因此，可以图案化掩模400材料以形成有源器件和覆盖标记。在一些实施例中，该设计方法和/或相关工艺步骤的性质规定覆盖标记是否形成在第一区域302中、第二区域304中或形成在这两个区域中。在所示的实施例中，图案化掩模400以在第二区域304中形成覆盖标记。
[0050]参照图5，蚀刻工艺去除鳍材料，因此在第二区域304中形成第二覆盖标记500。在一些实施例中，尽管第一覆盖标记和第二覆盖标记(306和500)并不邻接，但是一个或多个覆盖鳍(例如，覆盖鳍104d)从第一覆盖标记区域302延伸至第二覆盖标记区域304。在一些实施例中，尽管覆盖标记并不邻接，但是一个或多个覆盖鳍(例如，覆盖鳍104d)具有限定第一覆盖标记306的参考位置的线端部和限定第二覆盖标记500的参考位置的线端部。
[0051]前述的仅仅是应用及相关益处的一个实施例。可以预期其他实施例，延伸或形成越过第一覆盖标记区域302并且进入第二覆盖区域304的覆盖鳍104以促进除了蚀刻之外的工艺步骤并且用于除了转印掩模图案之外的设计目的。
[0052]本领域技术人员将认识到，本发明的覆盖标记在加工期间为覆盖计量分析提供具有高差别和抗变形的可靠的、精确的参考点。应该理解的是，不同的实施例提供不同优点，并且没有特定优点是任何一个实施例都需要具备的。
[0053]在一些实施例中，有利的是，仅使用用于形成有源器件的处理步骤形成覆盖鳍104。例如，在用于制造诸如FinFET的非平面电路器件的方法中，可以与对应于电路器件的鳍同时形成覆盖鳍104。这种有源器件鳍可以包括非平面电路器件的凸起的源极/漏极区域。[0054]结合图6至图15描述在IC前体700上形成覆盖鳍104和有源器件鳍的方法600。图6是根据本发明的多方面的用于形成覆盖鳍104和有源器件鳍的方法600的流程图。应该理解的是，可以在方法600之前、期间以及之后提供额外的步骤，并且对于该方法的其他实施例来说，可以替换或删除所描述的一些步骤。图7至图11和图13至图15是根据本发明的多方面的经历形成覆盖鳍和有源器件鳍的方法600的IC前体的截面图。图12是根据本发明的多方面的经历形成覆盖鳍和有源器件鳍的方法600的IC前体的覆盖区域的立体图。
[0055]参照图7，方法600从框602开始，其中，接收包括衬底102的IC FinFET前体700。衬底102可以是晶圆、半导体衬底、或任何基体材料(在其上实施工艺来制造材料层、图案部件和/或集成电路)。衬底102可以是体硅衬底。可选地，衬底102可以包括元素半导体(诸如，晶体结构的硅或锗)、化合物半导体(诸如，硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟)、和/或它们的组合。可能的衬底102还包括绝缘体上硅(SOI)衬底。使用注氧隔离(SIMOX)、晶圆接合和/或其他合适的方法来制造SOI衬底。
[0056]一些示例性衬底102包括绝缘层。该绝缘层包括任何合适的材料(包括氧化娃、蓝宝石、其他合适的绝缘材料和/或它们的组合)。示例性绝缘层可以是隐埋氧化物层(BOX)。该绝缘体通过任何合适的工艺形成，诸如，注入(例如，SIM0X)、氧化、沉积和/或其他合适的工艺。在一些示例性衬底102中，绝缘层是绝缘体上硅衬底的部件(例如，层)。
[0057]该衬底102包含用于形成有源器件的有源器件区域702并且包含用于形成覆盖标记的覆盖区域704。在一些实施例中，在位于有源器件区域702周围的框架区域中包含该覆盖区域704。
[0058]衬底102可以包括取决于本领域技公知的设计需求(例如，P型阱或η型阱)的各种掺杂区域。这些掺杂区域掺杂有诸如硼或BF2的P型掺杂剂；诸如磷或砷的η型掺杂剂；或它们的组合。可以以P阱结构、N阱结构、双阱结构或者使用凸起结构在衬底102上直接形成这些掺杂区域。该半导体衬底102可以进一步包括多种有源区域，诸如，配置为N型金属氧化物半导体晶体管器件的区域和配置为P型金属氧化物半导体晶体管器件的区域。
[0059]在框604中，可以在衬底102上形成一个或多个介电层。再次参照图7，在示例性实施例中，介电层包括界面层714、第一中间介电层716、第二中间介电层718和保护层720。可以基于许多标准来选择介电层的材料。例如，可以基于相关的蚀刻剂来选择材料。尤其在(但不限于)蚀刻介电层而没有蚀刻相邻层的实施例中，诸如当相邻层用作引导蚀刻的掩模时，相应地选择材料。稀释氢氟酸以显著高于氮化硅的较高速率蚀刻氧化硅。可选地，磷酸以高于氧化硅的较高速率选择性地蚀刻氮化硅。为了实现本发明的目的，蚀刻包括灰化工艺。与其他可能的电介质相比，灰化可去除的电介质(ashing removable dielectric,ARD)对灰化工艺(例如，O2灰化、N2灰化或H2灰化)更敏感。因此，介电层可以包括ARD。
[0060]也可以基于介电常数选择用于介电层的材料并且这些材料可以被分类为传统介电材料、高k介电材料、低K(LK)、极低K(ELK)和/或超低k(XLK)材料。可以理解的是，这些分类仅是实例，可以预期并且同样可以使用基于材料的介电常数的其他分类。传统介电材料包括氧化硅、氮化硅、氮氧化硅和/或它们的组合。高k介电材料的实例包括Hf02、HfSiO, HfSiON, HfTaO, HfTiO, HfZrO、氧化锆、三氧化二铝、二氧化铪-氧化铝(HfO2-Al2O3)合金或它们的组合。LK、ELK和/或XLK介电材料包括诸如氮化硅、氮氧化硅、旋涂玻璃(SOG)、非掺杂的硅玻璃(USG)、掺氟硅玻璃(FSG)、碳掺氧化硅(例如，SiCOH)、含碳的材料、Black Diamond? (黑钻)(加利福尼亚的圣克拉拉的应用材料(Applied MaterialsofSanta Clara, California))、干凝胶、气凝胶、非晶氟碳、聚对二甲苯、BCB(苯并环丁烯)、Flare、SiLK (密歇根州米德兰的陶氏化学(Dow ChemicalofMidland, Michigan))、聚酰亚胺、其他合适的介电材料和/或它们的组合。
[0061]可以基于其他任何的设计标准来选择用于介电层的材料，设计标准实例包括材料的结构性质和/或蚀刻轮廓。在示例性实施例中，界面层714包括氧化硅，第一中间介电层716包括氮化硅，第二中间介电层718包括ARD，以及保护层720包括氮化硅。
[0062]通过包括旋涂、物理汽相沉积(PVD)、化学汽相沉积(CVD)、高密度等离子体CVD(HDP-CVD)以及原子层沉积(ALD)的任何合适的技术来形成包括界面层714、第一中间介电层716、第二中间介电层718和保护层720的介电层，并且介电层可以形成为具有任何合适的深度。
[0063]参照图7和框606，在衬底102上形成硬掩模层722。该硬掩模层722由任何合适的材料形成，该材料的实例包括氮化硅、SiON, SiC, SiOC、旋涂玻璃(SOG)、低k薄膜、正硅酸乙酯(TEOS)、等离子体增强CVD氧化物(PE-氧化物)、高纵横比工艺(HARP)形成的氧化物、其他合适的材料和/或它们的组合。在实施例中，硬掩模层为多层薄膜。
[0064]参照图8，在框608中，图案化硬掩模层722。在实施例中，使用光刻图案化工艺图案化硬掩模层722。光刻工艺可以包括光刻胶涂覆(例如，旋涂)、软烘、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗、烘干(例如，硬烘)以及使用曝光并被显影的光刻胶蚀刻硬掩模层722。合适的蚀刻工艺包括干蚀刻、湿蚀刻、和/或其他蚀刻方法(例如，反应离子蚀刻)。可选地，可以通过其他方法(诸如，无掩模光刻、电子束写入以及离子束写入)来实施、补充或替换光刻工艺。从图案化硬掩模层722开始限定覆盖鳍104的工艺。在一些实施例中，图案化硬掩模层722以制造具有沿着第一轴线的纵向主体的覆盖鳍104和具有沿着第二轴线的纵向主体的覆盖鳍104。在一些实施例中，图案化硬掩模层722以制造覆盖鳍104,其中，每个覆盖鳍均具有沿着第一轴线定向的第一纵向主体和沿着第二轴线定向的第二纵向主体。在一些实施例中，图案化硬掩模层722以制造小于覆盖计量系统的最小可分辨距离的覆盖鳍间距。在一些实施例中，图案化硬掩模层以制造位于覆盖区域704中的覆盖鳍104和位于有源器件区域702中的有源器件鳍。
[0065]参考图9，在框610中，在图案化硬掩模层722上沉积间隔件层900。在实施例中，间隔件层900包括介电材料，诸如，氧化硅、氮化硅、氮氧化硅、其他合适的材料和/或它们的组合。在一些实施例中，选择间隔件层900电介质以具有与硬掩模层722不同的蚀刻敏感性。在又一些实施例中，基于对各向异性蚀刻剂的敏感性来选择介电材料。可以通过热沉积、原子层沉积、等离子体增强化学汽相沉积、本领域技术人员公知的其他工艺和/或它们的组合来沉积间隔件层900。以形成邻近于硬掩模层722的部件的间隔件910的方式应用间隔件层900。在这种实施例中，间隔件层900的沉积适用于控制间隔件910的厚度。
[0066]参照图10，在框612中，实施蚀刻以去除间隔件层900的多部分。在实施例中，进行各向异性蚀刻以去除间隔件层900的未对应于间隔件910的区域。各向异性蚀刻依赖于定向并且可以用于方向性蚀刻间隔件层900。使用CH2O2实施示例性的各向异性蚀刻。其他各向异性蚀刻剂包括ΤΜΑΗ、Κ0Η和EDP (乙二胺邻苯二酚)。也可以使用诸如DRIE (深反应离子蚀刻)的机械装置来实施各向异性干蚀刻。
[0067]参照图11，在框614中，实施蚀刻以进一步蚀刻硬掩模层722。为了不蚀刻间隔件910，可以使用选择性蚀刻剂。在一些实施例中，硬掩模层722包括氮化硅，间隔件层900包括氧化硅。在一个这样的实施例中，使用磷酸来蚀刻硬掩模层722而不会蚀刻间隔件910。在一些实施例中，使用稀释氢氟酸来蚀刻氧化硅硬掩模层722而保留氮化硅间隔件910。诸如硬掩模层722的部件的牺牲形状通常称为芯轴(mandrel)。因此，该蚀刻工艺可以称为芯轴蚀刻。如图11所示，识别覆盖鳍104的初始元件以及有源器件鳍1100的初始元件。
[0068]参照图12，在框616中，例如，切割覆盖鳍104，以限定覆盖标记的沟槽。在所示实施例中，横向切割鳍104形状。在另一个实施例中，切割工艺沿着不同于横轴的方向划分鳍104。在又一个实施例中，切割工艺完全去除鳍104。在又一个实施例中，切割工艺沿着横轴划分鳍，在不同于横轴的方向划分鳍并且去除鳍。可以将该切割工艺配置成用于形成具有沿着第一轴线、沿着与第一轴线基本垂直的第二轴线或者沿着第一轴线和第二轴线两者具有线端部的鳍104。
[0069]可以使用任何合适的蚀刻工艺实施该切割工艺。在实施例中，将光掩模施加至衬底。经由光刻曝光和显影来图案化光掩模，以暴露包括要被去除的间隔件910的区域。然后，使用蚀刻工艺以去除或切割指定的间隔件材料。在可选实施例中，使用蚀刻工艺以去除或切割指定的间隔件材料和下面的介电层。
[0070]参照图13和框618，实施鳍蚀刻以将鳍的形状转印到诸如界面层714、第一中间介电层716、第二中间介电层718和保护层720的介电层。鳍蚀刻可以包括以特定层为目标的多种不同的蚀刻工艺。每种蚀刻工艺都可以使用相邻层作为掩模来限定要被蚀刻的区域。不再需要用于掩模的层可以在蚀刻单独介电层的过程中被蚀刻掉。在实施例中，氧化硅间隔件910在蚀刻期间用于遮蔽氮化硅保护层720的区域。使用诸如磷酸的选择性蚀刻剂来蚀刻保护层720的暴露部分。在示例性实施例中，通过使用间隔件910和保护层720遮蔽正蚀刻的包含ARD的第二中间介电层718来继续进行鳍蚀刻工艺。灰化工艺充分利用ARD的敏感性并仅去除第二中间介电层718的暴露区域。该实施例使用磷酸继续另一蚀刻工艺以使用间隔件910、保护层720和/或第二中间介电层718限定要被蚀刻的第一中间介电层716的区域来蚀刻氮化娃第一中间介电层716。该蚀刻剂可以底切(undercut)保护层720的氮化硅，以去除保护层720和间隔件910。然而，第二中间介电层718仍旧用作合适的掩模。该实施例使用稀释氢氟酸并且使用间隔件和/或其他介电层作为掩模继续进行氧化硅界面层714的选择性蚀刻。该蚀刻可以蚀刻未使用的掩模层，诸如，在本实施例中的氧化硅间隔件910。在不同的其他实施例中，鳍蚀刻包括诸如湿蚀刻工艺、干蚀刻工艺和/或它们的组合的其他蚀刻工艺。蚀刻工艺也可以使用反应离子蚀刻(RIE)和/或其他合适的工艺。
[0071]参照图14和框620，可以蚀刻衬底102以形成凸起的衬底区域1400。在实施例中，剩余的介电层用于图案化衬底102。蚀刻可以使用包括湿蚀刻、干蚀刻和/或RIE的任何合适的蚀刻工艺。在一个实施例中，用于蚀刻衬底102的干蚀刻工艺包括诸如CF4、SF6,NF3或其他合适气体的含氟的气体化学物质。
[0072]参照图15和框622，可以去除剩余的介电层。在多种实施例中，去除保护层720、第二中间介电层718、第一中间介电层716和/或界面层714被。在一些实施例中，在去除工艺之后，通过凸起的衬底区域1400来限定覆盖鳍104。可以使用包括湿蚀刻、干蚀刻和/或RIE的任何合适的蚀刻工艺来实施介电层的去除。
[0073]在框624中，实施用于形成有源IC器件的剩余工艺步骤。在各种实施例中，这些工艺步骤包括形成凸起的源极/漏极结构的外延生长工艺、注入工艺、诸如沉积浅沟槽隔离部件的沉积工艺、退火工艺、和化学机械平坦化(CMP)工艺。
[0074]参照图16至图24描述在IC前体700上形成覆盖标记和有源器件结构的方法1600。图16是根据本发明的多方面的用于形成覆盖标记和有源器件结构的方法1600的流程图。应该理解，可以在该方法1600之前、期间和之后提供额外的步骤，并且对于该方法的其他实施例来说，可以替换或去除所描述的一些步骤。图17和图19至图24是根据本发明的多方面的经历形成覆盖标记和有源器件结构的方法1600的IC前体的截面图。图18是根据本发明的多方面的经历形成覆盖标记和有源器件结构的方法1600的IC前体的覆盖区域的立体图。
[0075]参照图17，方法1600开始于框1602，其中，接收包括衬底102的ICFinFET前体700。该衬底可以是晶圆、半导体衬底、或在其上实施工艺来制造材料层、图案部件和/或集成电路的任何基体材料。该衬底102包括器件区域702和覆盖标记区域704。
[0076]在框1604中，可以在衬底102上形成一个或多个介电层。在一些实施例中，介电层包括界面层714、第一中间介电层716、第二中间介电层718和/或保护层720。通过包括旋涂、物理汽相沉积(PVD)、化学汽相沉积(CVD)、高密度等离子体CVD(HDP-CVD)、以及原子层沉积(ALD)的任何合适的技术来形成介电层，并且介电层可以形成为具有任何合适的深度。参照图17和框1606，在衬底102上形成硬掩模层722。该硬掩模层722由任何合适的材料形成，该实例包括氮化硅、SiON, SiC, SiOC、旋涂玻璃(SOG)、低k薄膜、正硅酸乙酯(TEOS)、等离子体增强CVD氧化物(PE-氧化物)、高纵横比工艺(HARP)形成的氧化物、其他合适的材料和/或它们的组合。在实施例中，硬掩模层为多层薄膜。
[0077]参照图18，在框1608中，图案化硬掩模层722。在实施例中，使用光刻图案化工艺图案化硬掩模层722。光刻工艺可以包括光刻胶涂覆(例如，旋涂)、软烤、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗、烘干(例如，硬烘)以及使用曝光并被显影的光刻胶蚀刻硬掩模层722。合适的蚀刻工艺包括干蚀刻、湿蚀刻和/或其他蚀刻方法(例如，反应离子蚀刻)。可选地，可以通过其他方法(诸如，无掩模光刻、电子束写入和离子束写入)来实施、补充或替换光刻工艺。
[0078]从图案化硬掩模层722开始限定覆盖鳍104的工艺。在一些实施例中，图案化硬掩模层722以制造具有沿着第一轴线的纵向主体的覆盖鳍104和具有沿着第二轴线的纵向主体的覆盖鳍104。在一些实施例中，图案化硬掩模层722以制造覆盖鳍104，每个覆盖鳍均具有沿着第一轴线定向的第一纵向主体和沿着第二轴线定向的第二纵向主体。在一些实施例中，图案化硬掩模层722以制造小于覆盖计量系统的最小可分辨距离的覆盖鳍间距。在一些实施例中，图案化硬掩模层以制造位于覆盖区域704中的覆盖鳍104和位于有源器件区域702中的有源器件鳍。在一些实施例中，图案化硬掩模层722以限定与一个或多个覆盖鳍104的纵向主体横向垂直的沟槽1800。该沟槽最终可以形成由鳍线端部限定的参考位置110。在一些这样的实施例中，在用于图案化掩模层722的数据库中限定沟槽1800。例如，沟槽1800的特征在于设计数据库中的附图形状。在一些实施例中，图案化硬掩模层722形成一个或多个沟槽1800，从而生成沿着第一轴线、沿着与第一轴线基本垂直的第二轴线或者沿着两个基本垂直的轴线的鳍线端部。
[0079]参考图19，在框1610中，在图案化的硬掩模层722上沉积间隔件层900。在实施例中，间隔件层900包括诸如氧化硅、氮化硅、氮氧化硅、其他合适的材料和/或它们的组合的介电材料。可以通过热沉积、原子层沉积、等离子体增强化学汽相沉积、本领域技术人员公知的其他工艺和/或它们的组合来沉积间隔件层900。以形成邻近于硬掩模层722的部件的间隔件910的方式应用间隔件层900。
[0080]参照图20，在框1612中，实施蚀刻以去除间隔件层900的多部分。在实施例中，实施各向异性蚀刻以去除间隔件层900未对应于间隔件910的区域。在多种示例性实施例中，使用CH202、TMAH、K0H和/或EDP实施各向异性蚀刻。也可以使用诸如DRIE(深反应离子蚀刻)的机械装置来实施各向异性干蚀刻。
[0081]参照图21，在框1614中，实施蚀刻以蚀刻硬掩模层722。为了不蚀刻间隔件910，可以使用选择性蚀刻剂。在所示的实施例中，蚀刻展现覆盖鳍104的初始元件以及有源器件鳍1100的初始元件。
[0082]参照图22和框1616，实施鳍蚀刻以将鳍形状转印到诸如界面层714、第一中间介电层716、第二中间介电层718和保护层720的介电层。鳍蚀刻包括每个均以特定层为目标的多种不同的蚀刻工艺。蚀刻工艺可以使用相邻层作为掩模来限定要被蚀刻的区域。不再需要用于掩模的层可以在蚀刻独立的介电层的过程中被蚀刻掉。在多种实施例中，鳍蚀刻包括诸如湿蚀刻工艺、干蚀刻工艺、灰化和/或它们的组合的蚀刻工艺。蚀刻工艺也可以使用反应离子蚀刻(RIE)和/或其他合适的工艺。
[0083]参照图23和框1618，可以蚀刻衬底102以形成凸起的衬底区域1400。在实施例中，剩余的介电层用于图案化衬底102。蚀刻可以使用包括湿蚀刻、干蚀刻和/或RIE的任何合适的蚀刻工艺。在一个实例中，用于蚀刻衬底102的干蚀刻工艺包括诸如CF4、SF6、NF3或其他合适气体的含氟的气体化学物质。
[0084]参照图24和框1620，可以去除剩余的介电层。在多种实施例中，去除保护层720、第二中间介电层718、第一中间介电层716和/或界面层714。在一些实施例中，在去除工艺之后，通过凸起的衬底区域1400来限定覆盖鳍104。可以使用包括湿蚀刻、干蚀刻和/或RIE的任何合适的蚀刻工艺来介电层的去除。
[0085]在框1622中，实施用于形成有源IC器件的剩余的工艺步骤。在各种实施例中，这些工艺步骤包括形成凸起的源极/漏极结构的外延生长工艺、注入工艺、诸如沉积浅沟槽隔离部件的沉积工艺、退火工艺和化学机械平坦化(CMP)工艺。
[0086]因此，本发明提供适用于非平面器件的制造的覆盖标记和用于制造覆盖标记的方法。
[0087]在一个实施例中，集成电路器件包括:具有有源器件区域和覆盖标记区域的衬底；以及设置在衬底上的覆盖标记区域中的多个鳍，多个鳍中的每个均包括纵向主体和鳍线端部，其中，鳍线端部限定用于要由覆盖计量系统实施的标记覆盖分析的参考位置。
[0088]在另一个实施例中，该方法包括:接收具有覆盖区域的衬底；在衬底上形成一个或多个介电层；在一个或多个介电层上形成硬掩模层；图案化硬掩模层以形成硬掩模层部件，该硬掩模层部件被配置成限定位于覆盖区域中的覆盖标记鳍；在图案化硬掩模层上形成间隔件，该间隔件进一步限定覆盖标记鳍；切割覆盖标记鳍以形成限定用于标记覆盖计量的参考位置的鳍线端部；使用间隔件蚀刻一个或多个介电层，介电层的蚀刻进一步限定覆盖标记鳍；以及使用被蚀刻的一个或多个介电层蚀刻衬底，衬底的蚀刻进一步限定覆盖标记鳍。
[0089]在又一个实施例中，方法包括:接收具有有源器件区域和覆盖标记区域的衬底，该衬底进一步具有形成在衬底上的一个或多个介电层和硬掩模层；图案化该硬掩模层以形成限定覆盖标记鳍的硬掩模层部件，其中，该图案化进一步形成硬掩模层沟槽，该硬掩模层沟槽被配置成提供覆盖计量参考位置；在图案化硬掩模层上形成第一间隔件，第一间隔件进一步限定覆盖标记鳍；使用第一间隔件蚀刻该一个或多个介电层，介电层的蚀刻进一步限定了覆盖标记鳍；以及使用蚀刻的一个或多个介电层来蚀刻衬底，该衬底的蚀刻进一步限定覆盖标记鳍。
[0090]以上论述了多个实施例的特征，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该想到，可以容易地使用本发明作为基础来设计或修改用于实现相同目的和/或实现在此介绍的实施例的相同优点的其他工艺和结构。本领域技术人员还应该认识到，这种等效结构没有背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此可以作出多种改变、替换和变更。
【权利要求】
1.一种集成电路器件，包括: 衬底，具有有源器件区域和覆盖标记区域；以及 多个鳍，设置在所述衬底上的所述覆盖标记区域中，所述多个鳍中的每个鳍均包括纵向本体和鳍线端部，所述鳍线端部限定用于由覆盖计量系统实施的掩模覆盖分析的参考位置。
2.根据权利要求1所述的集成电路器件，其中，所述多个鳍中的每个鳍都进一步包括凸起的衬底区域。
3.根据权利要求1所述的集成电路器件，其中，所述多个鳍中的第一鳍具有沿着第一轴线定向的线端部，并且所述多个鳍中的第二鳍具有沿着基本垂直于所述第一轴线的第二轴线定向的线端部。
4.根据权利要求1所述的集成电路器件，其中，所述多个鳍中的鳍包括沿着第一轴线定向的第一线端部和沿着基本垂直于所述第一轴线的第二轴线定向的第二线端部。
5.根据权利要求1所述的集成电路器件，其中，所述多个鳍的间距小于所述覆盖计量系统的最小可分辨距离。
6.根据权利要求1所述的集成电路器件，其中，所述多个鳍中的鳍包括第一鳍线端部和第二鳍线端部，所述第一线端部限定第一覆盖标记的参考位置，所述第二线端部限定第二覆盖标记的参考位置；以及 所述第一覆盖标记与所述第二覆盖标记不相邻。
7.根据权利要求1所述`的集成电路器件，其中， 所述衬底的所述覆盖标记区域包括对应于第一覆盖标记的第一标记区域和对应于第二覆盖标记的第二标记区域； 所述第一覆盖标记与所述第二覆盖标记不相邻；以及 所述多个鳍中的鳍从所述第一标记区域延伸到所述第二标记区域。
8.一种方法，包括: 接收具有覆盖区域的衬底； 在所述衬底上形成一个或多个介电层； 在所述一个或多个介电层上形成硬掩模层； 图案化所述硬掩模层以形成硬掩模层部件，所述硬掩模层部件被配置成限定设置在所述覆盖区域中的覆盖标记鳍； 在图案化的硬掩模层上形成间隔件，所述间隔件进一步限定所述覆盖标记鳍； 切割所述覆盖标记鳍以形成限定用于掩模覆盖计量的参考位置的鳍线端部； 使用所述间隔件蚀刻所述一个或多个介电层，所述介电层的蚀刻进一步限定所述覆盖标记鳍；以及 使用蚀刻的一个或多个介电层来蚀刻所述衬底，所述衬底的蚀刻进一步限定所述覆盖标记鳍。
9.根据权利要求8所述的方法，其中， 所述硬掩模层部件是第一硬掩模层部件并且被配置成限定具有沿着第一轴线定向的纵向主体的第一覆盖标记鳍；以及 图案化所述硬掩模层进一步形成第二硬掩模层部件，所述第二硬掩模层部件被配置成限定设置在所述覆盖区域中并且具有沿着基本垂直于所述第一轴线的第二轴线定向的纵向主体的第二覆盖标记鳍。
10.一种方法，包括: 接收具有有源器件区域和覆盖标记区域的衬底，所述衬底进一步具有形成在所述衬底上的一个或多个介电层和硬掩模层； 图案化所述硬掩模层以形成限定覆盖标记鳍的硬掩模层部件，其中，所述图案化进一步形成被配置成提供覆盖计量参考位置的硬掩模层沟槽； 在图案化的硬掩模层上形成第一间隔件，所述第一间隔件进一步限定所述覆盖标记鳍； 使用所述第一间隔件蚀刻所述一个或多个介电层，介电层的蚀刻进一步限定所述覆盖标记鳍；以及 使用被蚀刻的一个或多个介电层蚀刻所述衬底，所述衬底的蚀刻进一步限定所述覆盖标记鳍 。
【文档编号】H01L23/544GK103681622SQ201210511012
【公开日】2014年3月26日 申请日期:2012年12月3日 优先权日:2012年9月4日
【发明者】谢启文, 张岐康, 刘家助, 陈孟伟, 陈桂顺 申请人:台湾积体电路制造股份有限公司