逆导型igbt的集电极结构及其制备方法
【专利摘要】本发明公开了一种逆导型IGBT的集电极结构，包括：基区、N-锗缺陷层、P+锗集电极区、N+锗短路区及集电极金属层；所述N-锗缺陷层设置在基区底面；所述P+锗集电极区及N+锗短路区并列设置在所述N-锗缺陷层底面与所述集电极金属层之间。本发明还公开了一种逆导型IGBT的集电极结构的制备方法。本发明提供的一种逆导型IGBT的集电极结构及其制备方法，采用锗材料或者锗硅材料做逆导型IGBT背面集电极可以大幅降低发生回跳现象时的集电极-发射极电压、发射极电流密度，从而抑制了器件的回跳现象，还可以在低温下获得较高的杂质激活率，能避免昂贵的离子注入过程，降低导通电压和关断时间。
【专利说明】逆导型IGBT的集电极结构及其制备方法
【技术领域】
[0001]本发明涉及功率半导体器件【技术领域】，特别涉及逆导型IGBT的集电极结构及其制备方法。
【背景技术】
[0002]在常规的IGBT制备工艺中，首先是正面工艺，包括氧化，离子注入，曝光，淀积和刻蚀等形成正面的PN结、栅电极和发射极图形。然后是背面的减薄工艺。依照器件的结构和应用的电压等级的不同，最终减薄之后的厚度也各不相同。对于穿通型(又称为电场阻断型)的器件，在减薄之后首先N型离子注入(例如P离子)并退火形成一层N+缓冲层。然后是P型离子注入(例如B离子)并退火形成集电极层。对于非穿通型器件则不用形成N+缓冲层，只需形成集电极层。在这种方法中，集电极材料采用硅背面退火温度受正面金属Al电极能承受的最高温度的限制，一般N+缓冲层和集电极层的最高退火温度小于500°C。这种方法背面杂质的激活率较低，一般小于10%。激光退火可以避免此限制获得高的杂质激活率，然而需要昂贵的设备。
[0003]逆导型IGBT的大部分结构与传统的IGBT结构相似。最大的区别是，逆导型IGBT的集电极不是连续的P+区，而是间断地引入一些N+短路区。逆导型IGBT的P—基区、N—漂移区、N+缓冲层层及N+短路区构成了一个PIN 二极管。逆导型IGBT等效于一个IGBT与一个PIN 二极管反并联，只不过在同一芯片上实现了。当IGBT在承受反压时，这个PIN 二极管导通，这也正是称其为逆导型IGBT的原因。在关断期间，逆导型IGBT为漂移区过剩载流子提供了一条有效的抽走通道，大大缩短了逆导型IGBT的关断时间。
[0004]逆导型IGBT的思想节省了芯片面积、封装、测试费用，降低了器件成本。此外，它还具有低的损耗、良好的SOA (安全工作区)特性、正的温度系数，以及良好的软关断特性、短路特性以及良好的功率循环特性。
[0005]然而，逆导型IGBT在拥有诸多优点的同时，也带来了些问题。当N+短路区将N+缓冲层上拉到与集电极电势接近的水平，这导致集电结很难正偏。这一方面产生回跳现象，另一方面导致集电结的空穴注入效率减小，从而导致导通压降比较大。
【发明内容】
[0006]本发明所要解决的技术问题是提供一种能抑制器件回跳现象的逆导型IGBT的集电极结构及其制备方法。
[0007]为解决上述技术问题，本发明的一个方面提供了一种逆导型IGBT的集电极结构，包括:基区、N—锗缺陷层、P+锗集电极区、N+锗短路区及集电极金属层；
[0008]所述N_锗缺陷层设置在基区底面；
[0009]所述P+锗集电极区及N+锗短路区并列设置在所述N—锗缺陷层底面与所述集电极金属层之间。
[0010]进一步地，所述的逆导型IGBT的集电极结构，还包括:[0011]缓冲层，所述缓冲层设置在所述N—锗缺陷层与所述基区之间；
[0012]所述缓冲层包括N+硅层、N+锗层或N+硅锗层。
[0013]进一步地，所述的逆导型IGBT的集电极结构，还包括:
[0014]N_锗层，所述N_锗层设置在所述N_锗缺陷层与所述P+锗集电极区及N+锗短路区之间。
[0015]进一步地，所述的逆导型IGBT的集电极结构，还包括:
[0016]N+锗缺陷层及P+锗缺陷层；
[0017]所述N+锗缺陷层设置在所述N_锗缺陷层与N+锗短路区之间；
[0018]所述P+锗缺陷层设置在所述N—锗缺陷层与所述P+锗集电极区之间。
[0019]本发明的另一个方面提供了一种逆导型IGBT的集电极结构的制备方法，包括:
[0020]将芯片背面减薄后，在基区底面外延锗层，形成N_锗缺陷层及N_锗层；
[0021]在所述N—锗层底面一边通过光刻，再进行P型杂质注入后退火，形成P+锗集电极区；
[0022]在所述N—锗层底面另一边通过光刻，再进行N型杂质注入后退火，形成N+锗短路区；
[0023]将所述P+锗集电极区及N+锗短路区底面金属化形成集电极金属层。
[0024]进一步地，所述的逆导型IGBT的集电极结构的制备方法，还包括:
[0025]在形成N—锗缺陷层及N—锗层之前，在基区底面通过离子注入退火形成缓冲层，所述缓冲层包括N+硅层、N+锗层或N+硅锗层。
[0026]进一步地，所述在形成P+锗集电极区时，当P型杂质扩散到所述N—锗缺陷层底面边界时，所述P+锗集电极区覆盖所述N-锗层，与所述N—锗缺陷层底面相连。
[0027]进一步地，所述在形成N+锗短路区时，当N型杂质扩散到所述N-锗缺陷层底面边界时，所述N+锗短路区覆盖所述N_锗层，与所述N_锗缺陷层底面相连。
[0028]进一步地，所述在形成P+锗集电极区时，当P型杂质扩散到所述N—锗缺陷层内部时，所述P+锗集电极区覆盖所述N—锗层，且P型杂质扩散区与所述P+锗缺陷层重合区域形成N+锗缺陷层。
[0029]进一步地，所述在形成N+锗短路区时，当N型杂质扩散到所述N_锗缺陷层内部时，所述N+锗短路区覆盖所述N—锗层，且N型杂质扩散区与所述N—锗缺陷层重合区域形成P+锗缺陷层。
[0030]本发明提供的一种逆导型IGBT的集电极结构及其制备方法，采用锗材料或者锗硅材料做逆导型IGBT背面集电极可以大幅降低发生回跳现象时的集电极-发射极电压、发射极电流密度，从而抑制了器件的回跳现象。通过采用锗材料或者锗硅材料作为背面缓冲层和集电极材料，可以在低温下获得较高的杂质激活率。除此以外，由于在锗和硅的界面处存在缺陷密度很高的区域，该区域可以自动形成P型掺杂，避免了昂贵的离子注入过程。这种方法还可以降低导通电压和关断时间。
【专利附图】
【附图说明】
[0031]图1为本发明实施例一提供的一种逆导型IGBT的集电极结构的结构示意图。
[0032]图2为制备图1所示结构中N—锗缺陷层及N—锗层的结构示意图；[0033]图3为制备图1所示结构时在N_锗层底面另一边通过光刻，再进行N型杂质注入的不意图；
[0034]图4为制备图1所示结构中N+锗短路区的结构示意图；
[0035]图5为制备图1所示结构时在N_锗层底面另一边通过光刻，再进行P型杂质注入的不意图；
[0036]图6为制备图1所示结构中P+锗集电极区的结构示意图；
[0037]图7为本发明实施例二提供的一种逆导型IGBT的集电极结构的结构示意图；
[0038]图8为本发明实施例三提供的一种逆导型IGBT的集电极结构的结构示意图；
[0039]图9为本发明实施例四提供的一种逆导型IGBT的集电极结构的结构示意图；
[0040]图10为本发明实施例五提供的一种逆导型IGBT的集电极结构的结构示意图；
[0041]图11为本发明实施例六提供的一种逆导型IGBT的集电极结构的结构示意图。
【具体实施方式】
[0042]实施例一:
[0043]参见图1，本发明实施例提供的一种逆导型IGBT的集电极结构包括:
[0044]基区100、N—锗缺陷层101、N—锗层102、P+锗集电极区103、N+锗短路区104及集电极金属层105。N—锗缺陷层101设置在基区100底面。K锗层102设置在所述N_锗缺陷层101与所述P+锗集电极区103及N+锗短路区`104之间。P+锗集电极区103及N+锗短路区104并列设置在所述N—锗缺陷层101底面与所述集电极金属层105之间。
[0045]本发明提供的一种制备上述逆导型IGBT的集电极结构的方法，包括:
[0046]步骤S 1:参见图2，将芯片背面减薄后，在基区100底面外延锗层，形成N_锗缺陷层101及【锗层102。在芯片的正面结构制备完成后，首先将芯片背面减薄到设计时所需的厚度。然后在40(T50(TC的条件下在基区100底面外延一定厚度的锗。由于硅锗晶格常数有差别，故在硅与锗之间会形成一层缺陷浓度较高的N—锗缺陷层101。外延的锗是低掺杂浓度的N型掺杂半导体。生长了一定厚度的缺陷锗后，便可生长出低缺陷浓度的锗层，即N-锗层102。
[0047]步骤S2:参见图5、图6在所述N_锗层102底面一边通过光刻，再进行P型杂质注入后退火，形成P+锗集电极区103 ；
[0048]步骤S3:参见图3、图4在所述N_锗层102底面另一边通过光刻，再进行N型杂质注入后退火，形成N+锗短路区104 ；
[0049]步骤S4:将所述P+锗集电极区103及N+锗短路区104底面金属化形成集电极金属层。
[0050]其中步骤2和步骤3的制备顺序可以互换，进行P型杂质注入及N型杂质注入时，氢离子的能量为20-100KeV，注入剂量为IO12-1OlfVcm2，氢离子激活温度为300°C _500°C，优选地为400°C，退火时间为10秒到120分钟，优选地为10分钟到30分钟。
[0051]实施例二:
[0052]参见图7，本发明实施例提供的一种逆导型IGBT的集电极结构包括:
[0053]基区100、N—锗缺陷层101、P+锗集电极区103、N+锗短路区104及集电极金属层105。N—锗缺陷层101设置在基区100底面。P+锗集电极区103及N+锗短路区104并列设置在所述N—锗缺陷层101底面与所述集电极金属层105之间。
[0054]本发明提供的一种制备上述逆导型IGBT的集电极结构的方法，包括:
[0055]步骤S1:参见图7，将芯片背面减薄后，在基区200底面外延锗层，形成N_锗缺陷层201及【锗层。在芯片的正面结构制备完成后，首先将芯片背面减薄到设计时所需的厚度。然后在40(T50(TC的条件下在基区200底面外延一定厚度的锗。由于硅锗晶格常数有差别，故在硅与锗之间会形成一层缺陷浓度较高的N—锗缺陷层201。外延的锗是低掺杂浓度的N型掺杂半导体。生长了一定厚度的缺陷锗后，便可生长出低缺陷浓度的锗层，即N—锗层。
[0056]步骤S2:在所述N—锗层202底面一边通过光刻，再进行P型杂质注入后退火，形成P+锗集电极区203 ;所述在形成P+锗集电极区203时，当P型杂质扩散到所述N_锗缺陷层201底面边界时，所述P+锗集电极区203覆盖所述N_锗层，与所述N_锗缺陷层201底面相连。
[0057]步骤S3:在所述N_锗层202底面另一边通过光刻，再进行N型杂质注入后退火，形成N+锗短路区204 ;所述在形成N+锗短路区204时，当N型杂质扩散到所述N_锗缺陷层201底面边界时，所述N+锗短路区204覆盖所述N_锗层，与所述N_锗缺陷层201底面相连。
[0058]步骤S4:将所述P+锗集电极区103及N+锗短路区104底面金属化形成集电极金属层。
[0059]其中步骤2和步骤3的制备顺序可以互换，进行P型杂质注入及N型杂质注入时，氢离子的能量为20 -1OOKeV,·注入剂量为IO12 - 1016/cm2，氢离子激活温度为300°C -500°C,优选地为400°C，退火时间为10秒到120分钟，优选地为10分钟到30分钟。
[0060]实施例三:
[0061]参见图8，本发明实施例提供的逆导型IGBT的集电极结构包括:基区300、N_锗缺陷层301、N+锗缺陷层306、P+锗缺陷层305，P+锗集电极区303、N+锗短路区304及集电极金属层309。N—锗缺陷层301设置在基区300底面。P+锗集电极区303及N+锗短路区304并列设置在所述N—锗缺陷层301底面与所述集电极金属层309之间。N+锗缺陷层306设置在所述N_锗缺陷层301与N+锗短路区304之间；所述P+锗缺陷层305设置在所述N_锗缺陷层301与所述P+锗集电极区303之间。
[0062]本实施例提供的制备上述逆导型IGBT的集电极结构的方法包括:
[0063]步骤S1:参见图8，将芯片背面减薄后，在基区300底面外延锗层，形成N—锗缺陷层301及N_锗层，在芯片的正面结构制备完成后，首先将芯片背面减薄到设计时所需的厚度。然后在40(T50(TC的条件下在基区300底面外延一定厚度的锗。由于硅锗晶格常数有差别，故在硅与锗之间会形成一层缺陷浓度较高的N_锗缺陷层301。外延的锗是低掺杂浓度的N型掺杂半导体。生长了一定厚度的缺陷锗后，便可生长出低缺陷浓度的锗层，即N_锗层。
[0064]步骤S2:在所述N-锗层底面一边通过光刻，再进行P型杂质注入后退火，形成P+锗集电极区303 ;在形成P+锗集电极区303时，当P型杂质扩散到所述N—锗缺陷层301内部时，所述P+锗集电极区303覆盖所述N_锗层，且P型杂质扩散区与所述P+锗缺陷层301重合区域形成P+锗缺陷层305。
[0065]步骤S3:在所述N_锗层底面另一边通过光刻，再进行N型杂质注入后退火，形成N+锗短路区304 ;在形成N+锗短路区304时，当N型杂质扩散到所述N_锗缺陷层301内部时，所述N+锗短路区303覆盖所述N_锗层，且N型杂质扩散区与所述N_锗缺陷层301重合区域形成N+锗缺陷层306。步骤S4:将所述P+锗集电极区103及N+锗短路区104底面金属化形成集电极金属层309。
[0066]其中步骤2和步骤3的制备顺序可以互换，进行P型杂质注入及N型杂质注入时，氢离子的能量为20 -1OOKeV,注入剂量为IO12 - 1016/cm2，氢离子激活温度为300°C -500°C,优选地为400°C，退火时间为10秒到120分钟，优选地为10分钟到30分钟。
[0067]实施例四:
[0068]参见图9，本实施例与实施例一的不同之处在于，本发明实施例提供的一种逆导型IGBT的集电极结构还包括缓冲层，缓冲层包括N+硅层、N+锗层或N+硅锗层。本实施例采用的是N+硅层407。N+硅层407设置在所述N—锗缺陷层101与所述基区100之间。
[0069]本实施例提供的制备上述逆导型IGBT的集电极结构的方法，步骤S I为将芯片背面减薄后，先通过离子注入退火形成N+硅层407作为缓冲层，然后在在N+硅层407底面外延锗层，形成N—锗缺陷层101及【锗层102。在芯片的正面结构制备完成后，首先将芯片背面减薄到设计时所需的厚度。然后在40(T500°C的条件下在N+硅层407底面外延一定厚度的锗。由于硅锗晶格常数有差别，故在硅与锗之间会形成一层缺陷浓度较高的N—锗缺陷层101。外延的锗是低掺杂浓度的N型掺杂半导体。生长了一定厚度的缺陷锗后，便可生长出低缺陷浓度的锗层，即K锗层102。其中，作为缓冲层的N+硅层407可以通过淀积锗硅形成N+硅锗层进行替换，也可以通过沉淀锗形成N+锗层进行替换。
[0070]其他地方与实施例一完全一致。
[0071]实施例五:
[0072]参见图10，本实 施例与实施例二的不同之处在于，本发明实施例提供的一种逆导型IGBT的集电极结构还包括缓冲层，缓冲层包括N+硅层、N+锗层或N+硅锗层。本实施例采用的是N+硅层507。N+硅层507设置在所述N—锗缺陷层201与所述基区200之间。
[0073]本实施例提供的制备上述逆导型IGBT的集电极结构的方法，步骤S I为将芯片背面减薄后，先通过离子注入退火形成N+硅层507作为缓冲层，然后在在N+硅层507底面外延锗层，形成N—锗缺陷层201及【锗层202。在芯片的正面结构制备完成后，首先将芯片背面减薄到设计时所需的厚度。然后在40(T500°C的条件下在N+硅层507底面外延一定厚度的锗。由于硅锗晶格常数有差别，故在硅与锗之间会形成一层缺陷浓度较高的N—锗缺陷层201。外延的锗是低掺杂浓度的N型掺杂半导体。生长了一定厚度的缺陷锗后，便可生长出低缺陷浓度的锗层，即K锗层202。其中，作为缓冲层的N+硅层507可以通过淀积锗硅形成N+硅锗层进行替换，也可以通过沉淀锗形成N+锗层进行替换。
[0074]其他地方与实施例一完全一致。
[0075]实施例六:
[0076]本实施例与实施例三的不同之处在于，本发明实施例提供的一种逆导型IGBT的集电极结构还包括缓冲层，缓冲层包括N+硅层、N+锗层或N+硅锗层。本实施例采用的是N+硅层607。N+硅层607设置在所述N_锗缺陷层301与所述基区300之间。
[0077]本实施例提供的制备上述逆导型IGBT的集电极结构的方法，步骤SI为将芯片背面减薄后，先通过离子注入退火形成N+硅层607作为缓冲层，然后在在N+硅层607底面外延锗层，形成N—锗缺陷层301及【锗层302。在芯片的正面结构制备完成后，首先将芯片背面减薄到设计时所需的厚度。然后在40(T500°C的条件下在N+硅层607底面外延一定厚度的锗。由于硅锗晶格常数有差别，故在硅与锗之间会形成一层缺陷浓度较高的N—锗缺陷层301。外延的锗是低掺杂浓度的N型掺杂半导体。生长了一定厚度的缺陷锗后，便可生长出低缺陷浓度的锗层，即K锗层302。其中，作为缓冲层的N+硅层307可以通过淀积锗硅形成N+硅锗层进行替换，也可以通过沉淀锗形成N+锗层进行替换。
[0078]其他地方与实施例一完全一致。
[0079]由于硅材料的PN结开启电压为0.70V,而锗材料的PN结开启电压为0.32V，本发明提供的逆导型IGBT的集电极结构及其制备方法，采用锗材料或者锗硅材料做逆导型IGBT背面集电极可以大幅降低发生回跳现象时的集电极-发射极电压、发射极电流密度，从而抑制了器件的回跳现象。通过采用锗材料或者锗硅材料作为背面缓冲层和集电极材料，可以在低温下获得较高的杂质激活率。除此以外，由于在锗和硅的界面处存在缺陷密度很高的区域，该区域可以自动形成P型掺杂，避免了昂贵的离子注入过程。这种方法还可以降低导通电压和关断时间。具体有带来了以下有益效果:
[0080](I)大幅降低发生回跳现象时的集电极-发射极电压、发射极电流密度，从而抑制了器件的回跳现象；
[0081](2)采用离子注入，具有精确的杂质浓度控制；
[0082](3)低温的杂质激活，在400°C下杂质即可完全激活；
[0083](4) P+锗具有更高的载流子迁移率，并且P+锗具有更低的接触势垒，因此IGBT具有更低的导通压降；
[0084](5)集电极透明度的控制，锗具有更小的少数载流子寿命，在背面PN结正偏时，从N_基区注入到P+锗中的载流子能够更快的复合，因此IGBT具有更快的关断速度。
[0085]最后所应说明的是，以上【具体实施方式】仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.一种逆导型IGBT的集电极结构，其特征在于，包括: 基区、N—锗缺陷层、P+锗集电极区、N+锗短路区及集电极金属层； 所述N—锗缺陷层设置在基区底面； 所述P+锗集电极区及N+锗短路区并列设置在所述N—锗缺陷层底面与所述集电极金属层之间。
2.如权利要求1所述的逆导型IGBT的集电极结构，其特征在于，还包括: 缓冲层，所述缓冲层设置在所述N—锗缺陷层与所述基区之间； 所述缓冲层包括N+硅层、N+锗层或N+硅锗层。
3.如权利要求1或2所述的逆导型IGBT的集电极结构，其特征在于，还包括: N_锗层，所述N—锗层设置在所述N—锗缺陷层与所述P+锗集电极区及N+锗短路区之间。
4.如权利要求1或2所述的逆导型IGBT的集电极结构，其特征在于，还包括: N+锗缺陷层及P+锗缺陷层； 所述N+锗缺陷层设置在所述N_锗缺陷层与N+锗短路区之间； 所述P+锗缺陷层设置在所述N—锗缺陷层与所述P+锗集电极区之间。
5.一种逆导型IGBT的集电极结构的制备方法，其特征在于，包括: 将芯片背面减薄后，在基区底面外延锗层，形成N_锗缺陷层及N_锗层； 在所述N—锗层底面一边通过光刻，再进行P型杂质注入后退火，形成P+锗集电极区； 在所述N—锗层底面另一边通过光刻，再进行N型杂质注入后退火，形成N+锗短路区； 将所述P+锗集电极区及N+锗短路区底面金属化形成集电极金属层。
6.如权利要求5所述的逆导型IGBT的集电极结构的制备方法，其特征在于，还包括: 在形成N—锗缺陷层及N—锗层之前，在基区底面通过离子注入退火形成缓冲层，所述缓冲层包括N+硅层、N+锗层或N+硅锗层。
7.如权利要求5或6所述的逆导型IGBT的集电极结构的制备方法，其特征在于: 所述在形成P+锗集电极区时，当P型杂质扩散到所述N—锗缺陷层底面边界时，所述P+锗集电极区覆盖所述N—锗层，与所述N—锗缺陷层底面相连。
8.如权利要求5或6所述的逆导型IGBT的集电极结构的制备方法，其特征在于: 所述在形成N+锗短路区时，当N型杂质扩散到所述N—锗缺陷层底面边界时，所述N+锗短路区覆盖所述N—锗层，与所述N—锗缺陷层底面相连。
9.如权利要求5或6所述的逆导型IGBT的集电极结构的制备方法，其特征在于，所述在进行P型杂质注入后退火，形成P+锗集电极区包括: 所述在形成P+锗集电极区时，当P型杂质扩散到所述N-锗缺陷层内部时，所述P+锗集电极区覆盖所述N_锗层，且P型杂质扩散区与所述P+锗缺陷层重合区域形成N+锗缺陷层。
10.如权利要求5或6所述的逆导型IGBT的集电极结构的制备方法，其特征在于: 所述在形成N+锗短路区时，当N型杂质扩散到所述N—锗缺陷层内部时，所述N+锗短路区覆盖所述N—锗层，且N型杂质扩散区与所述N—锗缺陷层重合区域形成P+锗缺陷层。
【文档编号】H01L21/331GK103855204SQ201210524694
【公开日】2014年6月11日 申请日期:2012年12月7日 优先权日:2012年12月7日
【发明者】张文亮, 胡爱斌, 朱阳军, 陆江 申请人:中国科学院微电子研究所, 上海联星电子有限公司, 江苏中科君芯科技有限公司