专利名称：紫外选择性硅雪崩光电探测芯片的制作方法
技术领域：
本发明属于紫外成像技术领域，涉及一种紫外选择性硅雪崩光电探测器的芯片结构。
背景技术：
紫外光电探测器是紫外告警等紫外探测技术的核心关键元器件。紫外告警是利用"太阳光谱盲区"的紫外波段来探测导弹的火焰与尾焰。由于紫外告警系统避开了最强大的自然光源-太阳造成的复杂背景，〃太阳光谱盲区〃的紫外告警就为逼近告警提供了一种极其有效的手段。目前，紫外告警设备已发展成为装备量最大的逼近告警系统之一。而高灵敏度、低噪声紫外探测器件的研制是紫外告警设备的一个重要基础工作。对于硅材料来讲，在紫外(λ ≤ 400 nm)波段的吸收系数α值很大Γ Ο5厘米―1)，吸收层厚度小于0.1 μ m，辐射在非常靠近硅表面处就被吸收了，而在表面处的复合时间很短，导致光生载流子在被电场扫出之前就复合了 ；另外，随着波长的增加，吸收层的长度随吸收系数α的倒数增加而增加，在近红外波段时吸收层的厚度大约为10 μ m。已有通常结构的硅光电探测器，在不增加窄带滤光片的情况下，在紫外波长阶段的有效量子效率小于10%，而在可见和近红外波长范围的有效量子效率可以达到50%，由此可见，已有通常结构的硅光电探测器既不能够满足紫外探测的要求，也不能实现紫外选择性探测。因此，需要一种新结构的硅光电探测器来实现紫外选择性探测。在半导体紫外探测器件方面，目前主要包括增强型硅光电二极管、SiC, GaAsP,AlGaN,GaP加膜紫外 固体器件、GaN紫外探测器、紫外CXD (UV-CXD)等单元及阵列器件。以上器件基本上都是化合物半导体紫外探测器，由于衬底材料制作难度较高和芯片制程工艺的特殊，难以实现大批量生产且成本很高。
发明内容
本发明的目的是针对现有技术存在的不足之处，提供一种量子效率高、成本低、容易批量生产的紫外选择性硅雪崩探测芯片。本发明的上述目的可以通过以下措施来达到，一种紫外选择性硅雪崩探测芯片，包括位于P型硅衬底I上的N_型外延层2和位于N_型外延层2上的芯片阳极7、芯片阴极8及氮化硅钝化层9，以及位于型外延层2中部平面下方与P+型光吸收层4重叠的N型层3，其特征在于，P+光吸收层4以小于200 nm的厚度相连N型层3，N+欧姆接触层5对称于P+光吸收层4，在N+欧姆接触层5的两边，设有高掺杂深扩散区穿通整个N_型外延层2，使雪崩区之外的整个芯片处于同一电位的P+深扩散区6，该P+深扩散区6通过N—型外延层2上端平面设置的氮化硅钝化层9，经芯片阳极7、芯片阴极8与N+欧姆接触层5互连。本发明基于硅工艺基础的紫外选择性硅雪崩探测器芯片与现有技术半导体紫外探测器相比具有如下有益效果。本发明采用厚度小于200 nm的P+型光吸收层4，避免了紫外光照产生的光生载流子在表面附近复合前，得以进入反偏耗尽状态下的高场强区N型层3，在电场的加速作用下产生碰撞离化效应，实现光生载流子的雪崩倍增。本发明考虑到硅材料对紫外λ彡400 nm波段以外的吸收，设计了 P+深扩散区6。P+深扩散区6穿通整个N_型外延层2，并且通过芯片阳极7与N+欧姆接触层5为互连。以超浅的光吸收层避免光生载流子在表面附近复合，进入在反偏耗尽状态下的高场强区，在电场的加速作用下与晶格碰撞产生碰撞离化效应，实现光生载流子的雪崩倍增。采用一个高掺杂深扩散区穿通整个外延层，使雪崩区之外的整个芯片处于同一电位，因而在吸收区之外产生的光生载流子对最后收集得到的光电流不产生贡献，从而实现对紫外波段的选择性探测。
图1是本发明紫外选择性硅雪崩探测芯片透视结构示意图。图2是图1的俯视图
图中:1.P型硅衬底，2.N_型外延层，3.N型层，4.P+型光吸收层，5.N+欧姆接触层，6.P+深扩散区，7芯片阳极，8.芯片阴极，9.氮化硅钝化层。
具体实施例方式参阅图1。首先，根据硅材料在紫外(λ ^ 400 nm)波段的吸收系数计算得出硅材料在紫外波长λ < 400 nm波段的吸收长度小于0.1 μ m。为实现硅在紫外波段的高量子效率探测，光吸收层4的厚度必须大于100 nm,以避免光生载流子在表面附近复合前得以进入反偏耗尽状态下的高场强区N型层3，在电场的加速作用下产生碰撞离化效应，实现光生载流子的雪崩倍增。其次考虑到硅材料对紫`外λ < 400 nm波段以外的吸收，本实施例设计了 P+深扩散区6穿通整个K型外延层2，并且通过芯片阳极7与N+欧姆接触层5互连的P+深扩散区6，使雪崩区之外的整个芯片处于同一电位。根据上述设计方案，紫外选择性硅雪崩探测芯片主要包括，依次叠层为矩形体的P型硅衬底1、N_型外延层2、N型层3、P+型光吸收层4和叠层在N_型外延层2上方平面上，端向相连芯片阴极8的氮化硅钝化层9。N型层3和厚度为小于200nm的P+光吸收层4制作在外延层(2 )上方平面下的的中部。氮化硅钝化层9两个竖向孔相连位于所述N_型外延层2平面下方的N+欧姆接触层5和P+深扩散区6。P+深扩散区6通过芯片阳极7与N+欧姆接触层5互连，芯片阳极7和芯片阴极8连接在电源之间。N+欧姆接触层5位于氮化硅钝化层9下方与所述P+型光吸收层4相邻。P+深扩散区6远离N型层3和P+型光吸收层4的纵向端，P+深扩散区6高掺杂深扩散区贯通整个N—型外延层2使雪崩区之外的整个芯片处于同一电位。F娃单晶外延层2可以通过低压汽相沉积LPCVD技术，在p型硅衬底I上生长电阻率为1000 ΩΥΠ1，厚度为2 μ m，接近本征的F娃单晶外延层2。然后采用离子注入工艺，在外延层2上制作N型层3、P+型层4和厚度为100 nm到200nm的P+光吸收层4。N+欧姆接触层5可以采用离子注入掺杂工艺制作。P+深扩散区6可以采用高能离子注入结合快速退火工艺制作。氮化硅钝化层9可以采用PECVD工艺制作。芯片阳极7和芯片阴极8可以采用磁控溅射工艺制作。
PECVD是借助微波或射频等使含有薄膜组成原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。为了使化学反应能在较低的温度下进行，利用了等离子体的活性来促进反应，因而这种CVD称为等离子体增强化学气相沉积(PECVD)。LPCVD化学气相沉积主要是以SiH2C12、SiHC13、SiC14或SiH4，为反应气体，在一定的保护气氛下反应生成娃原子并沉积在加热的衬底上，衬底材料一般选用S1、Si02、Si3N4等。但研究发现，在非硅衬底上很难形成较大的晶粒，并且容易在晶粒间形成空隙。解决这一问题办法是先用LPCVD在衬底上沉积一层较薄的非晶硅层，再将这层非晶硅层退火，得到较大的晶粒，然后再在这层籽晶上沉积厚的多晶硅薄膜。离子注入掺杂工艺是将加速到一定高能量的离子束注入固体材料表面层内，以改变表面层物理和化学性质的工艺。在半导体中注入相应的杂质原子，如在硅中注入硼、磷或砷等，可改变其表面电导率或形成PN结。
磁控溅射工艺是在二极溅射中增加一个平行于靶表面的封闭磁场，借助于靶表面上形成的正交电磁场，把二次电子束缚在靶表面特定区域来增强电离效率，增加离子密度和能量，从而实现高速率溅射的过程。
权利要求
1.一种紫外选择性娃雪崩探测芯片，包括位于P型娃衬底(I)上的N型外延层(2)和位于N—型外延层(2)上的芯片阳极(7)、芯片阴极(8)及氮化硅钝化层(9)，以及位于N—型外延层(2)中部平面下方与P+型光吸收层(4)重叠的N型层(3)，其特征在于，P+光吸收层(4)以小于200 nm的厚度相连N型层(3)，N+欧姆接触层(5)对称于P+光吸收层(4)，在N+欧姆接触层(5)的两边，设有高掺杂深扩散区穿通整个N—型外延层(2)，使雪崩区之外的整个芯片处于同一电位的P+深扩散区(6)，该P+深扩散区(6)通过N_型外延层(2)上端平面设置的氮化硅钝化层(9)，经芯片阳极(7)、芯片阴极(8)与N+欧姆接触层(5)互连。
2.如权利要求1所述的紫外选择性硅雪崩探测芯片，其特征在于，P+深扩散区(6)通过芯片阳极(7)与N+欧姆接触层(5)互连，芯片阳极(7)和芯片阴极(8)连接在电源之间。
3.如权利要求1所述的紫外选择性硅雪崩探测芯片，其特征在于，氮化硅钝化层(9)两个竖向孔相连位于所述N_型外延层(2 )平面下方的N+欧姆接触层(5 )和P+深扩散区(6 )。
4.如权利要求1所述的紫外选择性硅雪崩探测芯片，其特征在于，N+欧姆接触层(5)位于氮化硅钝化层(9)下方与所述P+型光吸收层(4)相邻。
5.如权利要求1所述的紫外选择性硅雪崩探测芯片，其特征在于，在P型硅衬底(I)上生长电阻率为1000 Ω 厚度为2 μ m，接近本征的N—娃单晶外延层(2)。
6.如权利要求1所述的紫外选择性硅雪崩探测芯片，其特征在于，N型层(3)和厚度为小于200nm的P+光吸收层(4)制作在外延层(2)上方平面下的的中部。
全文摘要
本发明提出的一种紫外选择性硅雪崩探测芯片，P+光吸收层(4)以小于200nm的厚度相连N型层(3)，N+欧姆接触层(5)对称于P+光吸收层(4)，在N+欧姆接触层(5)的两边，设有高掺杂深扩散区穿通整个N-型外延层(2)，使雪崩区之外的整个芯片处于同一电位的P+深扩散区(6)，该P+深扩散区(6)通过N-型外延层(2)上端平面设置的氮化硅钝化层(9)，经芯片阳极(7)、芯片阴极(8)与N+欧姆接触层(5)互连。本发明以超浅的光吸收层避免光生载流子在表面附近复合，在电场的加速作用下产生碰撞离化效应，实现光生载流子的雪崩倍增；通过高掺杂深扩散区穿通整个外延层，实现对紫外波段的选择性探测。
文档编号H01L31/107GK103208555SQ20121056651
公开日2013年7月17日 申请日期2012年12月24日 优先权日2012年12月24日
发明者周红轮, 刘小会, 曾璞 申请人:西南技术物理研究所