变化的多层忆阻器件的制作方法
【专利摘要】变化的多层忆阻器件包括堆叠在第二忆阻器件上的第一忆阻器件。第二忆阻器件的物理参数不同于第一忆阻器件的物理参数，以应对在所述忆阻器件的形成工艺期间所呈现的热预算差异，来获得特定的性能参数。
【专利说明】变化的多层忆阻器件
【背景技术】
[0001]忆阻器件是一种非线性无源电子元件，其基于之前施加的电条件(诸如电流或者电压)来维持电阻值。这种器件可用于多种用途，包括记忆元件。具体地，忆阻器件的电阻状态可用于表示并存储数字值。
[0002]当用于记忆用途时，忆阻器件可形成为存储器阵列。在一些情况中，这些阵列可以被堆叠，以增大在较小量物理空间内的存储器的存储容量。在这种阵列的制造期间，忆阻形成工艺受热预算的影响。在形成工艺期间，每层的热预算是不同的。其他的制造工艺(诸如刻蚀)也会对每层有不同的影响。因此，不同层会表现出不同的性能特性。
【专利附图】
【附图说明】
[0003]附图解释了这里描述的原理的多种示例，并且是说明书的一部分。附图仅仅是示例，而不限制权利要求的范围。
[0004]图1是根据这里描述的原理的一个示例示出例示性交叉存储器结构的图。
[0005]图2A和2B是根据这里描述的原理的一个示例示出处于不同状态的例示性忆阻器件的图。
[0006]图3是根据这里描述的原理的一个示例示出例示性的变化的多层忆阻器件的图。
[0007]图4是根据这里描述的原理的一个示例示出例示性的变化的多层忆阻器件阵列的图。
[0008]图5是根据这里描述的原理的一个示例示出用于形成变化的多层忆阻器件的例示性方法的流程图。
[0009]贯穿所有附图,相同的参考标记表示相似但不一定相同的元件。
【具体实施方式】
[0010]如上所提到的，当用于记忆用途时，忆阻器件可形成为存储器阵列。在一些情况中，这些阵列可以被堆叠以增大在较小量物理空间内的存储器的存储容量。在这种阵列的制造期间，忆阻形成工艺受热预算的影响。在形成工艺期间，每层的热预算是不同的。因此，不同层会表现出不同的性能特性。
[0011]考虑到这个以及其他的问题，本说明书公开了用于改变忆阻层的物理参数来应对热预算的方法和系统。具体来说，物理参数可以被改变为使得不同层上的忆阻器件仍然表现出相似的性能特性。可替代地，当期望不同层之间有特定的性能差时，可能存在这种情况。这些特定的差异可以通过在考虑热预算的同时改变多层中每层的物理参数而实现。
[0012]在下面的说明中，为了解释的目的，许多具体细节被阐明以提供对本系统和方法的全面理解。然而，对于本领域技术人员来说显而易见的是，在没有这些具体细节时，本装置、系统和方法也可以实施。在说明书中参考“一个示例”或者类似的语言意味着，如所描述的那样包括结合该示例所描述的特定特征、结构、或者特性，但是可能并不包括在其他的示例中。
[0013]现在参照附图，图1是示出例示性交叉存储器结构(100)的图。根据特定例示性示例，交叉结构(100)可包括上部线组(102)，其大致是平行的。此外，下部线组(104)可与上部线(102)大致垂直并交叉。可编程交叉点器件(106)可形成在上部线(108)和下部线
(110)之间的交点处。
[0014]根据特定的例示性示例，可编程交叉点器件(106)可以是忆阻器件。忆阻器件表现出对过去电条件的“记忆性”。例如，忆阻器件可包括含有移动掺杂物的基体材料。这些掺杂物可在基体内移动，以动态地改变电器件的电操作。掺杂物的运动可通过施加编程条件(例如在合适的基体两端施加的电压)来诱导。编程电压产生横跨忆阻基体的相对高的电场，并改变掺杂物的分布。移除电场之后，掺杂物的位置和特性维持稳定，直到施加另一编程电场。例如，通过改变忆阻基体内的掺杂物配置，器件的电阻可以被改变。忆阻器件通过施加较低的读取电压而被读取，该较低的读取电压允许忆阻器件的内部电阻被感知而又不会产生足够高以引起显著的掺杂物运动的电场。因此，忆阻器件的状态可以在长时间段期间且贯穿多个读取周期而维持稳定。
[0015]根据特定的例示性示例，可以使用交叉结构(100)来形成非易失性存储器阵列。非易失性存储器具有在不供应电力时不会丢失其内容的特性。每个可编程交叉点器件
(106)可用于表示一个或多个数据位。虽然单独的交叉线(108，110)在图1中被示出具有矩形的横截面，但是交叉也可以是方形、圆形、椭圆形或者更复杂的横截面。这些线也可具有许多不同的宽度、直径、长宽比和/或离心率。这些交叉可以是纳米线、亚微尺度线、微尺度线、或者具有更大尺寸的线。
[0016]根据特定的例示性示例，交叉结构(100)可以集成到互补金属氧化物半导体(CMOS)电路或者其他的常规计算机电路中。每个单独的线段可以经通孔(112)连接至CMOS电路。通孔(112)可以被实现为贯穿在制造交叉结构中使用的各种衬底材料的导电路径。该CMOS电路可以给忆阻器件提供额外的功能，诸如输入/输出功能、缓存、逻辑、配置、或者其他的功能。多个交叉阵列可以形成在CMOS电路上以创建多层电路。
[0017]图2A和2B是示出不同状态下的例示性忆阻器件的图。图2A例示忆阻器件(200)的一种可能的“出厂”状态。本征区域(208)具有非常少的掺杂物，并防止电流在两个电极(204,206)之间流动。掺杂区域(210)是导电的，并且作为可以移动到本征区域(208)以改变忆阻基体(202)的整体电导率的掺杂物的源。因此，在图2A中所例示的忆阻器件的“出厂”状态，忆阻器件(200)是高电阻状态。
[0018]电极(204,206)可由各种导电材料构成,包括但不限于:金属、金属合金、金属合成材料、纳米结构金属材料、或者其他适合的导电材料。
[0019]如图2A中所示，忆阻基体(202)具有高度“H”和宽度“W”。为了解释的目的，假设高度“H”是100纳米，而宽度“W”是大约50纳米。如上所讨论的，相对小的电压可以横跨忆阻基体的薄膜产生相对强的电场。例如，掺杂物可能需要100000伏特/厘米的电场强度以在基体内移动。如果两个电极之间的距离是100纳米，横跨第一电极(204)和第二电极(206)施加的I伏特电压偏置会贯穿忆阻材料(202)产生100000伏特/厘米的电场强度。施加高于特定阈值的编程电压允许掺杂物移动通过忆阻基体(202)。
[0020]图2B是示出施加有编程电压(216)的忆阻器件(200)的图。编程电压(216)产生电场，该电场不仅仅促使掺杂物从掺杂区域(210)向本征区域(208)中移动，并且经由氧化物忆阻材料中的电还原处理而促使产生一些本地的掺杂物，诸如氧空位。施加在忆阻基体(202)两端的极性和电压差根据多种因素(包括，但不限于，材料属性、几何形状、掺杂种类、温度以及其他的因素)而变化。例如，当离子带正电荷时，离子受正电压电势排斥并且被吸引至负电压电势。例如，正电压可以被施加至第二电极(206)，而负电压可以被施加至第一电极(204)。
[0021]根据一个例示性示例，对忆阻器件(200)初始施加的编程电压(216)用于形成结并限定其特性。该初始的编程电压(216)可以高于为操作目而使用的其他施加电压。该初始的编程电压(216)可起多个作用，其准备进一步使用的结。例如，编程电压(216)可导致附加移动掺杂物的初始产生，或者移动掺杂物向忆阻基体(202)的更多有源区域中的迁移，这会减少忆阻基体(202)的有效厚度，并且使相同施加电压情况下的电场增强。此外，在开关过程中用于掺杂物漂移的电场通常要低于电形成过程中用于掺杂物产生的电场。因此，较低的编程电压接下来可以被用于使掺杂物移动。
[0022]图3是示出例示性的变化的多层忆阻器件(300)的图。根据特定的例示性示例，变化的多层忆阻器件(300)包括第一忆阻器件(314)和堆叠在第一忆阻器件(314)顶部的第二忆阻器件(316)。由电介质材料组成的间隔元件(312)可置于两个忆阻器件(314，316)之间。
[0023]第一忆阻器件包括底部电极(302)、金属层(304)、掺杂区域(308)、本征区域(306)以及顶部电极(310)。第一忆阻器件(314)还可包括用于隔离的层间电介质、中间结构以及允许器件成为堆叠的重复单元的层的一部分的材料。电极(302，310)可由各种导电材料制成。在变化的多层忆阻器件(300)是交叉阵列的一部分的情况下，底部电极(302)可以是垂直于顶部电极(310)蔓延的薄线。如上所提到的，忆阻器件包括邻近本征区域(306)的掺杂区域(308)。掺杂区域(308)作为在施加特定电条件下漂移进入本征区域(306)中的掺杂物的源。针对第一忆阻器件(314)的形成存在相关的热预算。
[0024]在一个示例中，掺杂区域(308)和本征区域(306)可由金属氧化物材料制成。例如，掺杂区域(308)可以由Ti407制成，而本征区域(306)可以由Ta205制成。在一些情况中，薄金属层(304)(诸如钛层)可以置于电极(302)和掺杂区域(308)之间。该金属层(304)作为掺杂物的附加源。
[0025]第二忆阻器件(316)也可以包括底部电极(318)、金属层(320)、掺杂区域(324)和本征区域(322)以及顶部电极(326)，以及层间电介质。与第一器件(314)类似，第二器件(316)的底部电极(318)和顶部电极(326)可以是被置为彼此垂直的薄线。在第一器件(314)上形成第二器件的过程也会表现热预算。除了在第一器件形成期间所发生的热预算(328)之外，该热预算还会影响第二器件(316)和第一器件(314)两者。如果第二器件(316)的物理参数大致类似于第一器件(314)的物理参数，那么由于热预算(328)差异，第二器件(316)将表现出与第一器件(314)稍微不同的性能特性。
[0026]通过改变第一器件(314)和第二器件(316)之间的特定的物理参数，期望的性能特性可以被调整至期望的目标。这些性能特性可以包括但不限于电流水平、非线性度、以及操作电压。例如，如果期望两个忆阻器件表现出基本相似的性能目标，那么可以在考虑热预算差异时调整物理参数。可替代地，如果期望两个忆阻器件(314，316)表现出特定的性能差异以满足特定的设计目标，那么可以同样在考虑热预算差异时相应地改变物理参数。
[0027]在图3的示例中，第二器件(316)的掺杂区域(324)相比于第一器件(314)的掺杂区域(308)具有减少的厚度。如果不存在厚度差，那么第一器件和第二器件形成工艺之间所经历的累积热预算的差异，会导致掺杂物从掺杂区域以不同的方式扩散至本征区域。然而，如果厚度如图3所示那样变化，那么形成工艺可以补偿热预算差异所引起的扩散差异。
[0028]在一些情况中，可以使用不同器件(314，316)之间的其他物理参数。例如，金属层(304,320)可以在第一器件(314)和第二器件(316)之间变化。附加地或者可替代地，本征区域(306，322)也可以在第一器件(314)和第二器件(316)之间变化。
[0029]在一些情况中，不同的材料可以用于不同的器件(314，316)。例如，第一器件(314)可具有由Ta2O5制成的本征区域(306)和由Ti4O7制成的掺杂区域(308)。附加地，第二器件(316)可具有由T12制成的本征区域。材料的各种差异可补偿堆叠的不同器件(314,316)之间的热预算差异。在一些情况中，不同区域的堆叠顺序可以变化。
[0030]图4是示出例示性的变化的多层忆阻器件阵列的图。根据特定的例示性示例，变化的多层阵列(400)包括三个不同的阵列层(402，404，406)。这些层可以类似于图1中所例示的交叉结构。同一层上的每个忆阻元件可以形成有相似的物理参数。然而，这些参数可以在不同层之间变化以应对热预算(408)。如以上提到的，这些参数可以包括掺杂区域的厚度、本征区域的厚度、金属层的厚度、用于形成忆阻基体的材料的类型、以及所使用的堆置顺序。
[0031]各层之间忆阻器件的变化可以与所使用的交叉结构无关地实现。例如，一些多层阵列可以使用其中相交的线在同一层内存在的交叉阵列。在一些多层阵列中，交叉结构可以具有在同一层内蔓延的线，其与在多层之间竖直蔓延的线垂直相交。
[0032]其他忆阻器件或者类忆阻器件(诸如相变存储器以及自旋力矩转移存储器)可用于电子存储。这种器件也会经历不同层之间热预算的差异。因此，可以进行这里描述的关于不同层之间的物理参数变化的原理，以实现均匀的或者具体限定的性能特性。
[0033]除了热预算之外，其他因素也会在不同层之间对制造工艺有不同的影响。例如，同时对堆叠的忆阻器件的多层实施制备工艺可能会对各层具有累积效应。一个示例是刻蚀与金属电极的多层竖直相交的通孔。刻蚀这种通孔的工艺可能会横向切入金属电极。虽然这种横向刻蚀速率对于各层来说基本一致，但是暴露于刻蚀工艺的时间在各层之间是不同的。具体地，上部层暴露于刻蚀工艺的时间要长于下部层。因此，一层在堆叠内越高，该层内的电极经历的横向刻蚀越多。暴露于较多的横向刻蚀会使电极具有较高的串联电阻。
[0034]为了补偿这种暴露于通孔刻蚀的差异，可以通过改变每层的那些电极的组份，而将电极制成对刻蚀的横向分量更具弹性。具体地，越高的层可以被形成为使得它们对刻蚀工艺越具抵抗力。在一些情况中，电极可以由两个或多个不同的金属层组成，每层具有特有的刻蚀速率和抵抗力。较薄的膜一般要比较厚的膜经历较少的横向刻蚀。因此，在较高堆叠层次(离衬底较远)中的电极层、具有较高刻蚀速率的部件层可以被制造得较薄，而较低层次的电极可包含较厚层的高刻蚀速率材料。这会在多个堆叠层之间导致相对接近的横向刻蚀。部件薄膜的具体厚度可以被调整以在堆叠的电极层中形成期望的串联电阻分布。该期望的分布可以是均匀的或者有意变化的。
[0035]图5是示出形成变化的多层忆阻器件的例示性方法的流程图。根据特定的例示性示例，该方法包括形成(框502)具有第一组物理参数的第一忆阻层，并且形成(框504)具有不同于第一组参数的第二组物理参数的第二忆阻层。第一组参数和第二组参数之间的差异应对在忆阻元件形成工艺期间出现的热预算的差异，以达到特定的性能参数。
[0036]总之，通过使用体现这里所描述的原理的方法和系统，忆阻元件的多个层可表现出特定的性能特性，而与不同层之间的热预算差异无关。具体地，通过考虑热预算差异的同时改变不同层的物理参数，可以根据设计目实现特定的性能目标。
[0037]已呈现了先前说明以例示并描述所描述的原理的示例。该描述不是意在穷尽或者将这些原理限制为公开的任何精确形式。根据以上的教导，许多修改和变化都是可能的。
【权利要求】
1.一种变化的多层忆阻器件包括: 第一忆阻器件，堆叠在第二忆阻器件上； 其中所述第二忆阻器件的物理参数不同于所述第一忆阻器件的物理参数，以应对在所述忆阻器件的形成工艺期间所呈现的热预算差异，并获得特定的性能参数。
2.根据权利要求1的器件，其中所述物理参数包括以下至少一种:高掺杂区域的厚度、本征区域的厚度、金属层的厚度、材料的类型以及堆叠顺序。
3.根据权利要求1的器件，其中所述第二忆阻器件的高掺杂区域具有比所述第一忆阻器件的掺杂区域小的厚度。
4.根据权利要求1的器件，其中所述第一忆阻器件的所述物理参数和所述第二忆阻器件的所述物理参数的偏差被改变，以实现所述第一忆阻器件和所述第二忆阻器件之间处于预定容差水平内的相似性能。
5.根据权利要求1的器件，其中所述第一忆阻器件的所述物理参数和所述第二忆阻器件的所述物理参数的偏差被改变，以实现所述的第一忆阻器件和所述第二忆阻器件之间处于预定容差水平内的特定性能差异。
6.根据权利要求1的器件，其中所述性能参数包括以下至少一种:电流水平、非线性度以及操作电压。
7.根据权利要求1的 器件，进一步包括堆叠在所述第二忆阻器件上的附加忆阻器件，所述附加器件中每一个的物理参数不同于其他器件的物理参数，以应对在所述忆阻器件的形成工艺期间所呈现的热预算差异，并获得特定的性能参数。
8.根据权利要求1的器件，其中所述第一忆阻器件的金属层不同于所述第二忆阻器件的金属层以补偿所述忆阻器件的形成之间的刻蚀差异。
9.一种用于制造变化的多层忆阻器件的方法，该方法包括: 形成具有第一组物理参数的第一忆阻层；以及 形成具有不同于所述第一组参数的第二组物理参数的第二忆阻层； 其中所述第一组参数和所述第二组参数之间的差异是为了应对在所述忆阻器件的形成工艺期间所呈现的热预算差异，以获得特定的性能参数。
10.根据权利要求9的方法，其中参数的所述组包括以下至少一个:高掺杂区域的厚度、本征区域的厚度、金属层的厚度、材料的类型以及堆叠顺序。
11.根据权利要求9的方法，其中所述第二忆阻器件的高掺杂区域具有比所述第一忆阻器件的掺杂区域小的厚度。
12.根据权利要求9的方法，其中所述第一组参数和所述第二组参数之间的差异用于实现所述第一忆阻器件和所述第二忆阻器件之间处于预定容差水平内的相似性能。
13.根据权利要求9的方法，其中所述第一组参数和所述第二组参数之间的差异用于实现所述第一忆阻器件和所述第二忆阻器件之间处于预定容差水平内的特定性能差异。
14.根据权利要求9的方法，其中所述性能参数包括以下至少一种:电流水平、非线性度以及操作电压。
15.一种多层忆阻交叉结构包括: 包括具有第一组物理参数的忆阻器件的阵列的第一层；以及 包括具有第二组物理参数的忆阻器件的第二阵列的第二层；其中所述第一组参数和所述第二组参数之间的差异用于应对在所述忆阻器件的形成工艺期间所呈现的 热预算差异，以获得特定的性能参数。
【文档编号】H01L27/02GK104081524SQ201280068485
【公开日】2014年10月1日 申请日期:2012年3月16日 优先权日:2012年3月16日
【发明者】赵世泳 申请人:惠普发展公司，有限责任合伙企业