一种esd保护及抗emi集成滤波器的制造方法
【专利摘要】本发明提供了一种ESD保护及抗EMI集成滤波器的制造方法。通过将齐纳二极管（D）、电阻（R）和电容(C)集成在一个器件中，能够为便携式电子系统的各种I/O端口提供ESD保护及抗EMI的单片器件解决方案，避免了采用传统分立器件带来的体积大、重量重、保护电压不稳定等问题。另外在工艺中采用离子注入法来制作次表面齐纳二极管，避免了采用传统半导体工艺制作的齐纳二极管热稳定性差、反向击穿电压精度不高以及输出噪声电压较大等问题。
【专利说明】一种ESD保护及抗EM I集成滤波器的制造方法
【技术领域】
[0001] 本发明属于集成电路制造领域，特别涉及一种ESD保护及抗EMI集成滤波器的制 造方法。
【背景技术】
[0002] 在电子设备越来越向短小轻薄的便携化方向演变的大趋势下，电子系统的高集成 化成为必然选择，业界正在采用最先进的半导体工艺技术制造先进的系统级芯片（SoC)。设 计人员为了优化芯片功能及芯片尺寸，正在持续不断地减小其芯片设计的最小特征尺寸。 但随着特征尺寸的减小，伴随而来的是器件更易于遭受ESD损伤。同时，随着电子系统工作 频率的逐渐提高以及无线设备的大量应用，来自I/O端口外部的高频噪声干扰以及系统内 部的高频噪声串扰对信号完整性的破坏作用越来越显著。因此，目前几乎所有的消费类电 子产品的I/O端口都需要进行ESD保护和抗EMI处理。
[0003] 在传统的解决方案中，大多采用分立的稳压二极管和电阻、电容来实现I/O端口 的ESD保护和抗EMI功能。但如果全部采用分立器件来实现，则需要为数众多的分立器件。 它们占用印刷电路板面积大，焊点多，不但要增加电子设备的生产费用，而且会在很大程度 上降低电子系统的可靠性。在电子设备日益满足高频、高速、多功能、高性能、高可靠、低成 本、便携等市场需求推动下，
[0004] 对数量众多的这种无源器件进行集成化成为了必然的选择。
【发明内容】
[0005] 本发明提供了一种ESD保护及抗EMI集成滤波器的制造方法。实现一种将齐纳二 极管、电阻和电容集成化的低成本的解决方案。
[0006] 本发明的ESD保护及抗EMI集成滤波器的制造方法，包括：
[0007] 首先，提供一种N型硅片。
[0008] 其次，所述N型硅片依次经过高温氧化工艺、光刻、腐蚀工艺，制造出硼（B)扩散区 窗口，此区为齐纳二极管的阳极区域。
[0009] 然后，在所述N型硅片上通过硼（B)扩散工艺制造出齐纳二极管的阳极区域。
[0010] 接下来，在所述N型硅片上依次进行氧化、光刻和腐蚀工艺为下步磷扩散工艺做 准备。
[0011] 进一步的，在所述N型硅片上进行磷扩散制造出齐纳二极管的阴极区域以及电容 的下电极。
[0012] 进一步的，在所述N型硅片上依次进行氧化、光刻和腐蚀工艺，为下步硼（B)离子 注入工艺做准备。
[0013] 进一步的，在所述N型硅片上进行硼离子注入。
[0014] 进一步的，去掉所述N型硅片上的Si02层。
[0015] 进一步的，在所述N型娃片上淀积Si02层和Si3N 4层。
[0016] 进一步的，在所述N型硅片上依次进行多晶硅淀积和三氯氧磷掺杂工艺，并通过 光刻腐蚀工艺制造出电阻和电容的上电极。
[0017] 进一步的，在所述N型硅片上通过光刻、腐蚀工艺制造出接触孔。
[0018] 进一步的，在所述N型硅片上溅射金属铝，并通过光刻腐蚀工艺制造出金属电极。
[0019] 最后，在所述N型硅片上依次进行Si02淀积和三氯氧磷掺杂工艺，并通过光刻腐 蚀工艺制造出压焊点。
[0020] 本发明提供了一种ESD保护及抗EMI集成滤波器的制造方法，采用离子注入技术 制造次表面齐纳二极管以得到设计期望的较精确的反向击穿电压值；同时，采用掺杂多晶 硅制作平板电容电极和电阻，并在电路结构上将平板电容和二极管PN结电容并联以得到 设计期望的电容值；在此基础上实现一种将齐纳二极管和电阻、电容集成化的低成本的解 决方案。
【专利附图】
【附图说明】
[0021] 图1.本实施例的电路原理图
[0022] 图2.本实施例的器件截面示意图。
[0023] 图中：1-N型娃片；2-P区；3-N+区；4H 3-区；5-金属层；6-纯化层。
【具体实施方式】
[0024] 在【背景技术】中已经提及，现有技术中大多采用分立的稳压二极管和电阻、电容来 实现I/O端口的ESD保护和抗EMI功能。但如果全部采用分立器件来实现，则需要为数众 多的分立器件。它们占用印刷电路板面积大，焊点多，不但要增加电子设备的生产费用，而 且会在很大程度上降低电子系统的可靠性。本发明就是在此需求的基础上提出了一种将齐 纳二极管、电阻和电容集成化的方案，利用本发明的技术制造的集成无源器件能够应用于 电子系统的各种I/O端口中，保护后级器件在IEC61000-4-2标准中的8KV接触式放电条件 下不受损坏。同时能够提供优良的抗EMI特性。具体地说，采用离子注入技术制造次表面齐 纳二极管以得到设计期望的较精确的反向击穿电压值；同时，采用掺杂多晶硅制作平板电 容和电阻，并在电路结构上将平板电容和二极管PN结电容并联以得到设计期望的电容值； 在此基础上实现一种将齐纳二极管和电阻、电容集成化的低成本的解决方案。
[0025] 本发明的具体实施例是一个为有6条信号通路的I/O端口提供ESD保护和抗EMI 功能的薄膜集成电路器件，其中一条信号通路的电路原理图如图1所示。该薄膜集成电路 器件的主要功能是对电子系统的信号通路及敏感芯片提供能承受IEC61000-4-2测试标准 的ESD保护功能，同时可以降低电磁和射频干扰，消除负脉冲电压尖峰和降低数据传输的 噪声等。
[0026] 下面结合具体的实施方案以及图2对本发明做进一步的说明。根据下面说明和要 求书，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用 非精确的比例，仅用以方便、明晰的辅助说明本发明具体实施例的目的。本发明使用N型硅 片1做为半导体材料片。
[0027] 接下来进行ESD保护及抗EMI集成滤波器的制造：
[0028] 首先，进行氧化工艺在所述N型硅片1上形成3102层。所述氧化工艺温度设置为 1050±5°C，时间控制在180±10分钟，最终生长出的氧化层厚度为7〇〇〇±50〇/L
[0029] 其次，依次进行光刻和腐蚀工艺，刻蚀掉二极管阳极（P区2)图形上的Si02层，制 造出硼扩散窗口。
[0030] 然后，进行硼扩散，制造出P区2。本实施例中，采用固态硼扩散源，在 1050°C -1100°C的扩散炉内，经过200-250分钟高温扩散，将硼扩散到硅片内部，在N型硅片 上形成高导电层。
[0031] 接下来，再次进行氧化工艺。在1000°C -1050°c高温炉内氧化，时间为120-150分 钟，生长出厚度为6000 6000A的Si02层。
[0032] 接下来，依次进行光刻和腐蚀工艺，刻蚀出二极管的阴极图形和平行板电容的下 极板图形，为下步磷扩散工艺做准备。此处设计时要充分考虑电容上、下极板间的套刻精 度，保证电容值的精确。
[0033] 接下来，进行磷扩散工艺，制造出N+区3,做为二极管的阴极图形和平行板电容的 下极板图形。本工艺采用三氯氧磷做为扩散源，扩散温度为1050±5°C，扩散时间200-220 分钟，将磷扩散到N型硅片内部。
[0034] 接下来，通过腐蚀工艺去掉N型硅片表面上的全部3102层。腐蚀液使用稀释的氢 氟酸。
[0035] 接下来，依次进行氧化、光刻和腐蚀工艺制造出硼注入窗口。
[0036] 接下来，进行硼离子注入，形成P-区4。硼离子注入工艺具有易于控制浓度和结深 的优点，可以在硅片内部形成平坦的杂质分布，使产品的性能稳定、一致性好。
[0037] 接下来，腐蚀掉N型硅片1上的全部5丨02层。进行完B离子注入后，已不需要表 面Si0 2层掩蔽注入，且影响后续介质层的形成，因此将其全部去除。
[0038] 接下来，在N型硅片上依次淀积Si02层和Si3N 4层，并通过光刻腐蚀工艺形 成电容的介质层。3102层的厚度控制在2500 A-3500A之间，Si3N4层厚度控制在 3000A-3500/1 之间。
[0039] 接下来，在N型硅片上依次进行多晶硅淀积和三氯氧磷掺杂工艺。多晶硅的厚度 控制在1500Λ-1600A之间。掺杂的浓度影响多晶硅的方块电阻，进而影响多晶硅的温度系 数，为了得到接近零温度系数的多晶硅，优选的，通过调节三氯氧磷的掺杂浓度将多晶硅的 方块电阻控制在170Ω / □ -190Ω / □之间，最终使得阻的温度系数<200ppm/°C。
[0040] 接下来，通过光刻、腐蚀工艺制造出电阻（R)和电容（C) 一极板。
[0041] 接下来，依次进行溅射、光刻、腐蚀工艺，制造出金属层5。溅射金属层厚度为 2-3 μ m，使用材料为A1。
[0042] 接下来，进行合金工艺。采用真空合金工艺，合金化温度为450°C，合金工艺增加了 金属层与N型娃片表面的粘附性。
[0043] 接下来，淀积Si02层并进行磷掺杂工艺，之后依次进行光刻腐蚀工艺，制造出钝化 层6。Si〇 2层的厚度在6500/1-7500Λ之间
[0044] 光刻版按常规技术和要求制作。清洗，Si02、Si3N 4、Al等刻蚀可采用湿法或干法刻 蚀工艺。
【权利要求】
1. 一种ESD保护及抗EMI集成滤波器的制造方法，其特征在于，包括： 提供N型娃片； 在所述N型硅片上通过离子注入技术制造次表面击穿齐纳二极管； 在所述N型硅片上依次淀积Si02层和Si3N4层，并通过光刻、腐蚀工艺制造出电容的介 质层。 在所述N型硅片上淀积多晶硅并进行三氯氧磷掺杂工艺； 在所述N型硅片上通过光刻、腐蚀工艺制作出电阻和电容一极板； 利用N+衬底作为电容另一极板。
2. 根据要求1所述一种ESD保护及抗EMI集成滤波器的制造方法，其特征在于，在所述 N型硅片上进行离子注入前，N型硅片需依次进行氧化、光刻、腐蚀工艺制造出硼注入窗口。
3. 根据要求1所述一种ESD保护及抗EMI集成滤波器的制造方法，其特征在于，在所述 N型硅片上淀积Si02层和Si 3N4层，其中Si02层的厚度控制在2500 A -3500人之间，Si3N4 层厚度控制在3000-3500A之间。
4. 根据要求1所述一种ESD保护及抗EMI集成滤波器的制造方法，其特征在于，采用 相互连接的同一掺磷浓度多晶硅制造电阻和电容一极板，掺杂后的多晶硅方块电阻控制在 170 Ω / □ -190 Ω / □之间。
【文档编号】H01L21/77GK104112708SQ201310133655
【公开日】2014年10月22日 申请日期:2013年4月17日 优先权日:2013年4月17日
【发明者】孙芳魁, 姜巍, 袁晓飞, 徐榕滨, 张伟, 许巍 申请人:哈尔滨工大华生电子有限公司