具有凸块连接方案的集成电路的制作方法
【专利摘要】本发明公开了一种集成电路，所述集成电路包括：第一凸块焊盘和第二凸块焊盘，所述第一凸块焊盘和第二凸块焊盘用第一间隙彼此间隔开，被配置成接收用于正常操作的差分信号；以及至少一个冗余凸块焊盘，所述至少一个冗余凸块焊盘用比第一间隙更小的第二间隙与第一凸块焊盘间隔开，被配置成接收用于修复差分信号的信号。
【专利说明】具有凸块连接方案的集成电路
[0001]相关申请的交叉引用
[0002]本申请要求2012年12月13日提交的申请号为10-2012-0145330的韩国专利申请的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003]本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种具有凸块连接方案的集成电路。
【背景技术】
[0004]一般地，诸如双倍数据速率同步DRAM (DDR SDRAM)之类的集成电路已经在各种领域(例如，封装领域)中发展以满足用户的要求。近来，多芯片封装(MCP)已经被提出作为封装高容量集成电路的一种技术。包括多个半导体芯片的MCP可以通过利用同种半导体芯片而增加集成电路的容量，或者可以通过利用异种半导体芯片而改善性能。供作参考，MCP可以根据配置而被分成单层MCP和多层MCP。多个半导体芯片可以采用单层MCP被平行地布置在平面上，同时多个半导体芯片也可以被层叠在多层MCP中。
[0005]在相关【技术领域】中，多层MCP已经通过引线接合连接方案来实施。然而，引线接合连接方案易受各种噪声的影响并且不适合于高速操作，所以目前采用凸块连接方案替代引线接合。
[0006]在凸块连接方案中，多个凸块焊盘被布置在各个半导体芯片的相同位置上，并且相邻的半导体芯片的多个凸块焊盘经由凸块而彼此连接。另外，也可以最小化MCP的整个面积，因而被认为是有希望的技术之一。
[0007]图1是说明具有凸块连接方案的传统集成电路中凸块焊盘的布置的示图。
[0008]参见图1，传统的集成电路具有用于输入/输出各种信号的多个凸块焊盘:第一凸块焊盘110，所述第一凸块焊盘110接收主时钟信号CK (在下文中，被称作为正主时钟信号)；第二凸块焊盘120，所述第二凸块焊盘120接收相位与正主时钟信号CK相同的冗余时钟信号CL_RED (在下文中，被称作为正冗余时钟信号);第三凸块焊盘130，所述第三凸块焊盘130接收相位与正主时钟信号CK相反的互补主时钟信号CKB (在下文中，被称作为负主时钟信号)；以及第四凸块焊盘140，所述第四凸块焊盘14接收相位与负主时钟信号CKB相同的互补冗余时钟信号CKB_RED (在下文中，被称作为负冗余时钟信号)。另外，分别接收正主时钟信号CK和负冗余时钟信号CK_RED的第一凸焊焊盘110和第二凸块焊盘120各自被横向布置，并且分别接收负主时钟信号CKB和负冗余时钟信号CKB_RED的第三凸块焊盘130和第四凸块焊盘140各自相对于第一凸块焊盘110和第二凸块焊盘120被纵向布置。
[0009]如上所述，集成电路接收具有相同相位的正主时钟信号CK和正冗余时钟信号CK_RED,并且类似地接收具有相同相位的负主时钟信号CKB和负冗余时钟信号CKB_RED。集成电路同时接收具有相同相位的两种时钟信号的原因在于凸块焊盘的连接状态可能会变得异常。换言之，当集成电路要仅接收正/负主时钟信号CK和CKB时，如果凸块焊盘的连接状态产生缺陷，则集成电路可以不接收正/负主时钟信号CK和CKB，因而电路的操作会产生严重的问题。因此，集成电路额外地接收相位与正/负主时钟信号CK和CKB相同的正/负冗余时钟信号CK_RED和CKB_RED，以接收并利用正/负冗余时钟信号CK_RED和CKB_RED来代替正/负主时钟信号CK和CKB。
[0010]另一方面，集成电路的尺寸随着处理技术的日益发展会越来越小。集成电路尺寸的减小意味着设置在集成电路中的内部电路之间的间距减小，且因而凸块焊盘之间的间距可以减小，所以相邻的凸块之间的短路的可能性会增加。
[0011]因此，当在相邻的第一凸块焊盘110和第二凸块焊盘120之间发生短路时，集成电路可以不接收与正主时钟信号CK相对应的时钟信号。另外，当在相邻的第三凸块焊盘130和第四凸块焊盘140之间发生短路时，集成电路可以不接收与负主时钟信号CKB相对应的时钟信号。结果，即使当集成电路除了接收正/负主时钟信号CK和CKB以外还接收正/负冗余时钟信号CK_RED和CKB_RED时，也不可以保证期望的时钟信号。因此，集成电路不可以执行正常的操作。
【发明内容】
[0012]本发明的示例性实施例涉及一种集成电路，即使在相邻的凸块焊盘之间发生短路所述集成电路也可以保证期望的信号。
[0013]根据本发明的一个实施例，一种集成电路包括:第一凸块焊盘和第二凸块焊盘，所述第一凸块焊盘和第二凸块焊盘用第一间隙彼此间隔开，被配置成接收用于正常操作的差分信号；以及至少一个冗余凸块焊盘，所述至少一个冗余凸块焊盘用比第一间隙更小的第二间隙与第一凸块焊盘间隔开，被配置成接收用于修复差分信号的信号。
[0014]根据本发明的另一个实施例，一种集成电路包括:第一凸块焊盘，所述第一凸块焊盘被配置成接收主信号；第二凸块焊盘，所述第二凸块焊盘用第一间距与第一凸块焊盘间距，被配置成接收具有与主信号的相位相同的相位的冗余信号；第三凸块焊盘，所述第三凸块焊盘被配置成接收具有与主信号的相位相反的相位的互补主信号；以及第四凸块焊盘，所述第四凸块焊盘用第二间距与第三凸块焊盘间隔开，被配置成接收具有与互补主信号的相位相同的相位的互补冗余主信号，其中，第一凸块焊盘至第四凸块焊盘位于具有与第一间距和第二间距相对应的对角线的四边形的拐角处。
[0015]根据本发明的另一个实施例，一种集成电路包括:第一凸块焊盘和第二凸块焊盘，所述第一凸块焊盘和第二凸块焊盘用第一间距彼此间隔开，被配置成接收第一差分信号；以及第三凸块焊盘和第四凸块焊盘，所述第三凸块焊盘和第四凸块焊盘用第二间距彼此间隔开，被配置成接收具有与第一差分信号的频率不同的频率的第二差分信号。第一凸块焊盘至第四凸块焊盘位于具有与第一间距和第二间距相对应的对角线的四边形的拐角处。
[0016]尽管凸块焊盘的连接状态异常，集成电路也可以接收期望的信号，所以可以改善操作稳定性。
【专利附图】
【附图说明】
[0017]图1是说明具有凸块连接方案的传统集成电路中凸块焊盘的布置的示图。
[0018]图2是说明根据本发明的一个实施例的集成电路中的凸块焊盘的布置的示图。[0019]图3是图2中所示的集成电路的接收器电路的电路图。
[0020]图4是说明根据本发明的另一个实施例的集成电路中凸块焊盘的布置的示图。
[0021]图5是说明图4中所示的集成电路的接收器电路的框图。
[0022]图6是说明根据本发明的另一个实施例的集成电路中凸块焊盘的布置的示图。
【具体实施方式】
[0023]在下文中，将参照附图详细地描述本发明的实施例。然而，本发明不限制于以下描述的实施例，而是可以采用各种其他的形式来配置。因此，提供本发明的实施例以便使本发明的公开完整，并且向本领域技术人员充分传达本发明的范围。整个说明书中，附图标记直接对应于本发明的各附图和实施例中的相同的编号部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个组件与另一个组件直接耦接的情况，还表示一个组件经由中间组件与另一个组件间接耦接的情况。另外，只要句中未特意提及，单数形式可以包括复数形式。
[0024]图2是说明根据本发明的一个实施例的集成电路中凸块焊盘的布置的示图。
[0025]参见图2，集成电路包括:第一凸块焊盘210和第二凸块焊盘220，所述第一凸块焊盘210和第二凸块焊盘220接收表现为用于正常操作的差分时钟信号的正/负主时钟信号CK和CKB ；以及第一随机凸块焊盘230和第二随机凸块焊盘240，所述第一随机凸块焊盘230和第二随机凸块焊盘240接收用于对差分时钟信号修复操作的随机信号。第一随机凸块焊盘230和第二随机凸块焊盘240可以包括冗余凸块焊盘。
[0026]第一凸块焊盘210接收正主时钟信号CK，第二凸块焊盘220将接收负主时钟信号CKB，并且第一凸块焊盘210和第二凸块焊盘220用第一间距①间隔开。另外，第一随机凸块焊盘230和第二随机凸块焊盘240接收随机信号，第一随机凸块焊盘230与第一凸块焊盘210用第二间距②间隔开，并且第二随机凸块焊盘240与第一凸块焊盘210用第三间距③间隔开。这里，第三间距③小于第二间距②，并且第二间距②和第三间距③小于第一间距①。
[0027]在根据本发明的实施例的集成电路中，接收正主时钟信号CK、和相位与正主时钟信号CK相反的负主时钟信号CKB的第一凸块焊盘210和第二凸块焊盘220用第一间距①彼此间隔开，并且第一随机凸块焊盘230用比第一间距①更小的第二间距②与第一凸块焊盘210间隔开，或者第二随机凸块焊盘240用比第一间距①更小的第三间距③与第一凸块焊盘210间隔开。因此，即使表现为相邻的凸块焊盘的第一凸块焊盘210与第一随机凸块焊盘230之间或者第一凸块焊盘210与第二随机凸块焊盘240之间分别发生短路，负主时钟信号CKB也可以经由第二凸块焊盘220输入到集成电路。
[0028]图3是说明图2中所示的集成电路的接收器电路的电路图，其中，接收器电路接收经由第一凸块焊盘210和第二凸块焊盘220输入的正主时钟信号CK和负主时钟信号CKB。
[0029]参见图3，接收器电路包括第一缓冲单元310，所述第一缓冲单元310被配置成基于给定参考电压VREF来缓冲正主时钟信号CK ;第二缓冲单元320，所述第二缓冲单元320被配置成基于负主时钟信号CKB来缓冲给定参考电压VREF ;第三缓冲单元330，所述第三缓冲单元330被配置成基于负主时钟信号CKB来缓冲正主时钟信号CK ；以及输出控制单元340，所述输入控制单元340被配置成从第一缓冲单元至第三缓冲单元310、320以及330的输出信号中选择一个输出信号并将其输出作为内部时钟信号CLK_INN。
[0030]第一缓冲单元310和第二缓冲单元320可以使用伪差分型缓冲器来实施。第三缓冲单元330可以使用全差分型缓冲器来实施。输出控制单元340可以包括第一多路复用器MUX1,所述第一多路复用器MUXl被配置成响应于第一选择控制信号CTR_SEL1而从第一缓冲单元310和第二缓冲单元320的输出信号中选择一个；以及第二多路复用器MUX2，所述第二多路复用器MUX2被配置成响应于第二选择控制信号CTR_SEL2而从第一多路复用器MUXl和第三缓冲单元330的输出信号中选择一个。另外，输出控制单元340可以包括用于调整第三缓冲单元330的输出信号的延迟的延迟缓冲器D1。延迟缓冲器Dl可以以与第一多路复用器MUXl相对应的延迟量来延迟第三缓冲单元330的输出信号。
[0031]输出控制单元340执行如下操作:响应于第一选择控制信号CTR_SEL1和第二选择控制信号CTR_SEL2而将来自第一缓冲单元至第三缓冲单元310、320以及330的输出信号中的任何一个作为内部时钟信号CLK_INN选择性地输出，其中，第一选择控制信号CTR_SELl和第二选择控制信号CTR_SEL2的值由第一凸块焊盘210/第二凸块焊盘220与第一随机凸块焊盘230/第二随机凸块焊盘240之间的短路状态来确定。存在检查短路状态的各种方法，例如边界扫描测试或时钟训练。
[0032]在下文中参照图2和图3来描述简单的电路操作。
[0033]首先，当在第一凸块焊盘210与第一随机凸块焊盘230和第二随机凸块焊盘240中的任意一个之间发生短路时，集成电路可以经由第二凸块焊盘220稳定地接收负主时钟信号CKB。在这种情况下，第二缓冲单元320基于负主时钟信号CKB来缓冲给定参考电压VREF,并且输出控制单元340选择并输出来自第二缓冲单元320的输出信号作为内部时钟信号CLK_INN。供作参考，来自第二缓冲单元320的输出信号具有与正主时钟信号CK相同的相位，且因而内部时钟信号CLK_INN也具有与正主时钟信号CK相同的相位。
[0034]接着，当在第二凸块焊盘220与第一随机凸块焊盘230和第二随机凸块焊盘240中的任意一个之间发生短路时，集成电路可以经由第一凸块焊盘210稳定地接收正主时钟信号CK。在这种情况下，第一缓冲单元310基于给定参考电压VREF来缓冲正主时钟信号CK，并且输出控制单元340选择并输出来自第一缓冲单元310的输出信号作为内部时钟信号 CLK_INN。
[0035]此外，当第一凸块焊盘210和第二凸块焊盘220两个中都不存在短路时，集成电路可以稳定地接收正主时钟信号CK和负主时钟信号CKB。在这种情况下，第三缓冲单元330基于负主时钟信号CKB来缓冲正主时钟信号CK，并且输出控制单元340选择并输出来自第三缓冲单元330的输出信号作为内部时钟信号CLK_INN。
[0036]接收差分时钟信号的第一凸块焊盘210和第二凸块焊盘220中即使任何一个发生短路，根据本发明的实施例的集成电路可以经由另一个凸块焊盘来接收时钟信号。因此，集成电路可以稳定地产生内部时钟信号CLK_INN。
[0037]图4是说明根据本发明的另一个实施例的集成电路中的凸块焊盘的布置的示图。
[0038]参见图4，集成电路包括:第一凸块焊盘410，所述第一凸块焊盘410用于接收正主时钟信号CK ;第二凸块焊盘420，所述第二凸块焊盘420用于接收正冗余时钟信号CK_RED ；第三凸块焊盘430，所述第三凸块焊盘430用于接收负主时钟信号CKB;以及第四凸块焊盘440，所述第四凸块焊盘440用于接收负冗余时钟信号CKB_RED。[0039]当第一凸块焊盘410和第三凸块焊盘430各自的连接状态中存在缺陷时，正/负冗余时钟信号CK_RED和CKB_RED是代替正/负主时钟信号CK和CKB的信号。正主时钟信号CK和正冗余时钟信号CK_RED具有相同的相位，而负主时钟信号CKB和负冗余时钟信号CKB_RED具有相同的相位。另外，正主时钟信号CK和负主时钟信号CKB是具有相反相位的差分时钟信号，并且正冗余时钟信号CK_RED和负冗余时钟信号CKB_RED也是差分时钟信号。
[0040]此外，第一凸块焊盘410和第二凸块焊盘420用第一间距①彼此间隔开，并且第三凸块焊盘430和第四凸块焊盘440用第二间距②彼此间隔开。第一凸块焊盘至第四凸块焊盘410、420、430以及440位于对角线对应于第一间距①和第二间距②的四边形的拐角处。尽管四边形的边(在下文中，被称作为‘第三间距’和给定附图标记‘③’)长度可以不同，它们比第一间距①和第二间距②小。换言之，第三间距③比第一间距①小，也比第二间距②小。因此，如果是在相邻的凸块焊盘之间发生短路，则是具有第三间距③的凸块焊盘中会发生短路，而不是具有第一间距①和第二间距②的凸块焊盘中。
[0041]然而，在根据本发明的实施例的集成电路中，即使具有第三间距③的凸块焊盘之间发生短路，具有与正主时钟信号CK相同相位的时钟信号和具有与负主时钟信号CKB相同相位的时钟信号可以经由集成电路的剩余凸块焊盘来保证。
[0042]换言之，例如，当在用第三间距③间隔开的第一凸块焊盘410和第四凸块焊盘440之间发生短路时，集成电路可以经由第二凸块焊盘420接收具有与正主时钟信号CK相同相位的正冗余时钟信号CK_RED，并且可以经由第三凸块焊盘430接收负主时钟信号CKB。即，集成电路可以接收具有与正主时钟信号CK相同相位的时钟信号和具有与负主时钟信号CKB相同相位的时钟信号。接着，作为另一个实例，当在用第三间距③间隔开的第一凸块焊盘410和第三凸块焊盘430之间发生短路时，集成电路可以经由第二凸块焊盘420接收正冗余时钟信号CK_RED，并且经由第四凸块焊盘440接收负冗余时钟信号CKB_RED。因此，与以上类似，集成电路可以接收具有与正主时钟信号CK相同相位的时钟信号和具有与负主时钟信号CKB相同相位的时钟信号。
[0043]此外，举例说明了图3中所示的接收器电路接收正主时钟信号CK和负主时钟信号CKB。因此，当将图3中所示的接收器电路应用于图4时，需要两个图3中所示的接收器电路。然而，根据本发明的实施例的集成电路可以采用图5的配置来设计以最小化接收器电路的面积。
[0044]图5是说明图4中所示的集成电路的接收器电路的框图，其中，接收器电路通过接收经由第一凸块焊盘至第四凸块焊盘410、420、430以及440输入的正/负主时钟信号CK和CKB以及正/负冗余时钟信号CK_RED和CKB_RED来产生内部时钟信号CLK_INN。
[0045]参见图5，接收器电路包括第一信号选择单元510和第二信号选择单元520以及时钟缓冲单元530。
[0046]第一信号选择单元510响应于第一选择控制信号CTR_SEL11而选择性地输出正主时钟信号CK和正冗余时钟信号CK_RED，而第二信号选择单元520响应于第二选择控制信号CTR_SEL12而选择性地输出负主时钟信号CKB和负冗余时钟信号CKB_RED。第一选择控制信号CTR_SEL11和第二选择控制信号CTR_SEL12具有如下信息:根据是否短路来选择即将用于产生内部时钟信号CLK_INN的时钟信号。接着，时钟缓冲单元530通过基于来自第二信号选择单元520的输出信号来缓冲来自第一信号选择单元510的输出信号从而产生内部时钟信号CLK_INN。时钟缓冲单元530可以使用全差分型缓冲器来实施。
[0047]在下文中参照图4和图5来进一步地提供详细的描述。
[0048]首先，当第一凸块焊盘410与第三凸块焊盘430之间发生短路时，第一信号选择单元510和第二信号选择单元520分别响应于第一选择控制信号CTR_SEL11和第二选择控制信号CTR_SEL12而选择性地输出经由第二凸块焊盘420和第四凸块焊盘440输入的正/负冗余时钟信号CK_RED和CKB_RED。接着，时钟缓冲单元530响应于正/负冗余时钟信号CK_RED和CKB_RED而产生内部时钟信号CLK_INN。
[0049]接着，当第二凸块焊盘420与第四凸块焊盘440之间发生短路时，第一信号选择单元510和第二信号选择单元520分别响应于第一选择控制信号CTR_SEL11和第二选择控制信号CTR_SEL12而选择性地输出经由第一凸块焊盘410和第三凸块焊盘430输入的正/负主时钟信号CK和CKB。时钟缓冲单元530响应于正/负主时钟信号CK和CKB而产生内部时钟信号CLK_INN。
[0050]此外，当第一凸块焊盘410与第四凸块焊盘440之间或者第二凸块焊盘420与第三凸块焊盘430之间发生短路时，与以上类似，时钟缓冲单元530可以接收差分时钟信号，这意味着可以产生稳定的内部时钟信号CLK_INN。
[0051]此外，时钟缓冲单元530可以在上述情况下接收稳定的差分时钟信号。如上所述，时钟缓冲单元530可以使用全差分型缓冲器来实施。然而，考虑仅一个凸块焊盘稳定地操作的情况，时钟缓冲单元530可以如图3来配置。
[0052]图6是说明根据本发明的另一个实施例的集成电路中的凸块焊盘的布置的示图。图6中所示的凸块焊盘的布置与图4中的相同，所以不提供详细的描述，并且图6中所示的配置与图4中所示的相比的不同之处在于输入时钟信号的特点。
[0053]参见图6，集成电路包括:第一凸块焊盘610，所述第一凸块焊盘610用于接收系统时钟信号HCK (在下文中，被称作为正系统时钟信号)；第二凸块焊盘620，所述第二凸块焊盘620用于接收互补系统时钟信号HCKB (在下文中，被称作为负冗余时钟信号)；第三凸块焊盘630，所述第三凸块焊盘630用于接收正数据时钟信号WCK (在下文中，被称作为正数据时钟信号)；以及第四凸块焊盘640，所述第四凸块焊盘640用于接收互补数据时钟信号WCKB (在下文中，被称作为负数据时钟信号)。
[0054]表现为具有相反相位的信号的正系统时钟信号HCK和负系统时钟信号HCKB具有用于系统的控制的频率。另外，表现为具有相反相位的信号的正数据时钟信号WCK和负数据时钟信号WCKB具有用于数据处理的频率。正/负数据时钟信号WCK和WCKB的频率可以比正/负系统时钟信号HCK和HCKB的高(例如，为两倍)。
[0055]与根据图4中所示的实施例的集成电路类似，即使在相邻的凸块焊盘之间发生短路，根据图6的实施例的集成电路也可以接收与系统时钟信号HCK相对应的时钟信号和与数据时钟信号WCK相对应的时钟信号。
[0056]另外，根据图6的实施例的集成电路也可以包括诸如图3中的接收器电路。集成电路可以包括系统时钟接收器(未示出)，所述系统时钟接收器产生与正系统时钟信号HCK相对应的内部系统时钟信号；以及数据时钟接收器(未示出)，所述数据时钟接收器产生与正数据时钟信号WCK相对应的内部数据时钟信号。因此，即使第一凸块焊盘至第四凸块焊盘610、620、630以及640中发生短路，系统时钟接收器也可以通过经由第一凸块焊盘610和第二凸块焊盘620中的至少一个接收正/负系统时钟信号HCK和HCKB来产生内部系统信号，并且可以通过经由第三凸块焊盘630和第四凸块焊盘640中的至少一个接收正/负数据时钟信号WCK和WCKB来产生内部数据时钟信号。
[0057]如以上所陈述的，根据本发明的实施例，由于具有相同特性的第一时钟信号和第二时钟信号经由彼此对角布置的凸块焊盘来输入，所以即使在相邻的凸块焊盘之间发生短路，也可以保证第一时钟信号和第二时钟信号中的至少一个。因此，根据本发明的实施例，即使在相邻的凸块焊盘之间发生短路，也可以产生稳定的内部时钟信号。
[0058]尽管已经参照具体的实施例描述了本发明，但是应当注意的是实施例用于描述、而不是限制本发明。另外，应当注意的是本发明在不脱离本发明的范围的情况下可以由本领域的技术人员通过替换、改变以及修改以各种方式来实现。
[0059]另外，尽管在实施例中示例出经由凸块焊盘输入的信号是时钟信号，但是本发明可以被应用于输入不同于时钟信号的不同类型的信号时的其他的情况。另外，在其他的情况下，与图3和图5中所示的将输入时钟信号恢复成内部时钟信号的接收器电路相似，与所述接收器电路相对应的电路必须将与输入信号相对应的信号恢复。
[0060]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0061]技术方案1.一种集成电路，包括:
[0062]第一凸块焊盘和第二凸块焊盘，所述第一凸块焊盘和第二凸块焊盘以第一间隙彼此间隔开，被配置成接收用于正常操作的差分信号；以及
[0063]至少一个冗余凸块焊盘，所述至少一个冗余凸块焊盘以小于所述第一间隙的第二间隙与所述第一凸块焊盘间隔开，被配置成接收用于修复所述差分信号的信号。
[0064]技术方案2.如技术方案I所述的集成电路，还包括:
[0065]信号发生器，所述信号发生器被配置成产生内部信号，所述内部信号对应于经由所述第一凸块焊盘和所述第二凸块焊盘中的任意一个输入的信号。
[0066]技术方案3.如技术方案2所述的集成电路，其中，所述信号发生器包括:
[0067]第一缓冲单元，所述第一缓冲单元被配置成缓冲经由所述第一凸块焊盘输入的信号;
[0068]第二缓冲单元，所述第二缓冲单元被配置成缓冲经由所述第二凸块焊盘输入的信号;
[0069]第三缓冲单元，所述第三缓冲单元被配置成缓冲经由所述第一凸块焊盘和第二凸块焊盘输入的信号；以及
[0070]输出控制单元，所述输出控制单元将来自所述第一缓冲单元至第三缓冲单元的输出信号中的任意一个作为所述内部信号输出。
[0071]技术方案4.如技术方案3所述的集成电路，其中，所述第一缓冲单元或第二缓冲单元基于给定参考电压来缓冲所述输入信号。
[0072]技术方案5.如技术方案3所述的集成电路，其中，所述输出控制单元响应于所述第一凸块焊盘/第二凸块焊盘与所述冗余凸块焊盘之间是否存在短路来控制来自所述第一缓冲单元至第三缓冲单元的输出信号中的任何一个输出信号的输出。
[0073]技术方案6.如技术方案I所述的集成电路，其中，所述差分信号包括正时钟信号和负时钟信号，所述负时钟信号的相位与所述正时钟信号的相位相反。
[0074]技术方案7.—种集成电路，包括:
[0075]第一凸块焊盘，所述第一凸块焊盘被配置成接收主信号；
[0076]第二凸块焊盘，所述第二凸块焊盘以第一间距与所述第一凸块焊盘间隔开，被配置成接收冗余信号，所述冗余信号的相位与所述主信号的相位相同；
[0077]第三凸块焊盘，所述第三凸块焊盘被配置成接收互补主信号，所述互补主信号的相位与所述主信号的相位相反；以及
[0078]第四凸块焊盘，所述第四凸块焊盘以第二间距与所述第三凸块焊盘间隔开，被配置成接收互补冗余信号，所述互补冗余信号的相位与所述互补主信号的相位相同，
[0079]其中，所述第一凸块焊盘至第四凸块焊盘位于四边形的拐角处，所述四边形的对角线与所述第一间距和第二间距相对应。
[0080]技术方案8.如技术方案7所述的集成电路，还包括接收器电路，所述接收器电路被配置成产生与所述主信号相对应的内部信号。
[0081]技术方案9.如技术方案8所述的集成电路，其中，所述主信号和所述互补主信号是差分时钟信号，并且所述冗余信号和所述互补冗余信号是差分时钟信号。
[0082]技术方案10.如技术方案8所述的集成电路，其中，所述接收器电路包括:
[0083]第一信号选择单元，所述第一信号选择单元被配置成响应于第一选择控制信号而选择性地输出所述主信号和所述冗余信号；
[0084]第二信号选择单元，所述第二信号选择单元被配置成响应于第二选择控制信号而选择性地输出所述互补主信号和所述互补冗余信号；以及
[0085]信号缓冲单元，所述信号缓冲单元被配置成:通过基于来自所述第二信号选择单元的输出信号来缓冲来自所述第一信号选择单元的输出信号，从而产生所述内部信号。
[0086]技术方案11.如技术方案8所述的集成电路，其中，所述信号缓冲单元包括全差分型缓冲器。
[0087]技术方案12.如技术方案10所述的集成电路，其中，所述第一选择信号和第二选择信号通过所述第一凸块焊盘至第四凸块焊盘之间的短路状态来确定。
[0088]技术方案13.—种集成电路，包括:
[0089]第一凸块焊盘和第二凸块焊盘，所述第一凸块焊盘和第二凸块以第一间距彼此间隔开，被配置成接收第一差分信号；以及
[0090]第三凸块焊盘和第四凸块焊盘，所述第三凸块焊盘和第四凸块焊盘以第二间距彼此间隔开，被配置成接收第二差分信号，所述第二差分信号的频率与所述第一差分信号的频率不同，
[0091]其中，所述第一凸块焊盘至第四凸块焊盘位于四边形的拐角处，所述四边形的对角线与所述第一间距和第二间距相对应。
[0092]技术方案14.如技术方案13所述的集成电路，还包括:
[0093]第一接收器电路，所述第一接收器电路被配置成产生第一内部信号，所述第一内部信号对应于经由所述第一凸块焊盘和第二凸块焊盘中的至少一个输入的信号；以及
[0094]第二接收器电路，所述第二接收器电路被配置成产生第二内部信号，所述第二内部信号对应于经由所述第三凸块焊盘和第四凸块焊盘中的至少一个输入的信号。[0095]技术方案15.如技术方案14所述的集成电路，其中，所述第一接收器电路和所述第二接收器电路各自响应于选择控制信号而从所述第一凸块焊盘至所述第四凸块焊盘中选择相应的凸块焊盘，所述选择控制信号表示所述第一凸块焊盘至所述第四凸块焊盘中是否存在短路。
[0096]技术方案16.如技术方案13所述的集成电路，其中，所述第一差分信号的频率用于系统控制，并且所述第二差分信号的频率用于数据处理。
【权利要求】
1.一种集成电路，包括: 第一凸块焊盘和第二凸块焊盘，所述第一凸块焊盘和第二凸块焊盘以第一间隙彼此间隔开，被配置成接收用于正常操作的差分信号；以及 至少一个冗余凸块焊盘，所述至少一个冗余凸块焊盘以小于所述第一间隙的第二间隙与所述第一凸块焊盘间隔开，被配置成接收用于修复所述差分信号的信号。
2.如权利要求1所述的集成电路，还包括: 信号发生器，所述信号发生器被配置成产生内部信号，所述内部信号对应于经由所述第一凸块焊盘和所述第二凸块焊盘中的任意一个输入的信号。
3.如权利要求2所述的集成电路，其中，所述信号发生器包括: 第一缓冲单元，所述第一缓冲单元被配置成缓冲经由所述第一凸块焊盘输入的信号； 第二缓冲单元，所述第二缓冲单元被配置成缓冲经由所述第二凸块焊盘输入的信号； 第三缓冲单元，所述第三缓冲单元被配置成缓冲经由所述第一凸块焊盘和第二凸块焊盘输入的信号；以及 输出控制单元，所述输出控制单元将来自所述第一缓冲单元至第三缓冲单元的输出信号中的任意一个作为所述内部信号输出。
4.如权利要求3所述的集成电路，其中，所述第一缓冲单元或第二缓冲单元基于给定参考电压来缓冲所述输入信号。
5.如权利要求3所述的集成电路，其中，所述输出控制单元响应于所述第一凸块焊盘/第二凸块焊盘与所述冗余`凸块焊盘之间是否存在短路来控制来自所述第一缓冲单元至第三缓冲单元的输出信号中的任何一个输出信号的输出。
6.如权利要求1所述的集成电路，其中，所述差分信号包括正时钟信号和负时钟信号，所述负时钟信号的相位与所述正时钟信号的相位相反。
7.—种集成电路，包括: 第一凸块焊盘，所述第一凸块焊盘被配置成接收主信号； 第二凸块焊盘，所述第二凸块焊盘以第一间距与所述第一凸块焊盘间隔开，被配置成接收冗余信号，所述冗余信号的相位与所述主信号的相位相同； 第三凸块焊盘，所述第三凸块焊盘被配置成接收互补主信号，所述互补主信号的相位与所述主信号的相位相反；以及 第四凸块焊盘，所述第四凸块焊盘以第二间距与所述第三凸块焊盘间隔开，被配置成接收互补冗余信号，所述互补冗余信号的相位与所述互补主信号的相位相同， 其中，所述第一凸块焊盘至第四凸块焊盘位于四边形的拐角处，所述四边形的对角线与所述第一间距和第二间距相对应。
8.如权利要求7所述的集成电路，还包括接收器电路，所述接收器电路被配置成产生与所述主信号相对应的内部信号。
9.如权利要求8所述的集成电路，其中，所述主信号和所述互补主信号是差分时钟信号，并且所述冗余信号和所述互补冗余信号是差分时钟信号。
10.如权利要求8所述的集成电路，其中，所述接收器电路包括: 第一信号选择单元，所述第一信号选择单元被配置成响应于第一选择控制信号而选择性地输出所述主信号和所述冗余信号；第二信号选择单元，所述第二信号选择单元被配置成响应于第二选择控制信号而选择性地输出所述互补主信号和所述互补冗余信号；以及 信号缓冲单元，所述信号缓冲单元被配置成:通过基于来自所述第二信号选择单元的输出信号来缓冲来自所述第`一信号选择单元的输出信号，从而产生所述内部信号。
【文档编号】H01L23/58GK103872025SQ201310175504
【公开日】2014年6月18日 申请日期:2013年5月13日 优先权日:2012年12月13日
【发明者】李东郁, 金英住, 宋根洙 申请人:爱思开海力士有限公司