可变电阻存储结构及其形成方法
【专利摘要】本发明公开了可变电阻存储结构及其形成方法，其中一种半导体结构包括可变电阻存储结构。该半导体结构还包括介电层。可变电阻存储结构位于介电层上方。可变电阻存储结构包括设置在介电层上方的第一电极。第一电极具有侧面。可变电阻层具有设置在第一电极的侧面上方的第一部分和从第一部分延伸远离第一电极的第二部分。第二电极位于可变电阻层上方。
【专利说明】可变电阻存储结构及其形成方法
【技术领域】
[0001]本发明总的来说涉及半导体结构，更具体地，涉及可变电阻存储结构和形成可变电阻存储结构的方法。
【背景技术】
[0002]在集成电路(IC)中，电阻式随机存取存储器(RRAM)对于下一代非易失性存储器件而言是新兴的技术。RRAM是包括RRAM单元阵列的存储结构，每个RRAM单元都利用电阻而不是电荷来存储数据位。具体地，每个RRAM单元都包括可变电阻层，可对其电阻进行调整来表示逻辑“O”或逻辑“I”。
[0003]从应用的观点来看，RRAM具有许多优点。与其他非易失性存储结构相比，RRAM具有简单的单元结构和CMOS逻辑兼容工艺，这使得降低看制造复杂性与成本。尽管上面提到了引人注目的特性，但是存在与发展RRAM有关的许多挑战。已实施了针对这些RRAM的配置和材料的各种技术以尝试并进一步提高器件的性能。
【发明内容】
[0004]根据本发明的一个方面，提供了一种半导体结构，包括:介电层；以及可变电阻存储结构，位于介电层上方。可变电阻存储结构包括:第一电极，设置在介电层上方，第一电极具有侧面；可变电阻层，具有设置在第一电极的侧面上方的第一部分和从第一部分延伸远离第一电极的第二部分；和第二电极，设置在可变电阻层上方。
[0005]优选地，可变电阻层的第二部分设置在第二电极和介电层之间。
[0006]优选地，第一部分选择性地可配置为在第一电极和第二电极之间形成至少一条导电路径。
[0007]优选地，该半导体结构进一步包括设置在可变电阻层和第二电极之间的保护层。
[0008]优选地，保护层包括钛、钽或铪。
[0009]优选地，该半导体结构进一步包括嵌入介电层并且电连接至第一电极的导电结构。
[0010]优选地，第一电极和所述第二电极均包括从Pt、AlCu, TiN, Au、T1、Ta、TaN, W、WN和Cu的组中所选择的至少一种材料。
[0011]优选地，可变电阻层包括高k介电材料、二元金属氧化物或过渡金属氧化物。
[0012]优选地,可变电阻层包括氧化镍、氧化钛、氧化铪、氧化错、氧化锌、氧化鹤、氧化铝、氧化钽、氧化钥或氧化铜。
[0013]优选地，第二电极是包围可变电阻层和第一电极的闭合环路。
[0014]根据本发明的另一方面，提供了一种半导体结构，包括:导电结构；以及可变电阻存储结构，位于导电结构上方。可变电阻存储结构包括:第一电极，设置在导电结构上方，第一电极具有侧面；可变电阻层，具有垂直部分和水平部分，垂直部分包围第一电极的侧面，并且水平部分从垂直部分延伸远离第一电极；和第二电极，设置在可变电阻层上方并包围可变电阻层的垂直部分。
[0015]优选地，垂直部分选择性地可配置为在第一电极和第二电极之间形成至少一条导电路径。
[0016]优选地，该半导体结构进一步包括位于可变电阻层和第二电极之间的保护层。
[0017]优选地，保护层包括钛、钽或铪。
[0018]优选地，可变电阻层包括高k介电材料、二元金属氧化物或过渡金属氧化物。
[0019]优选地，第一电极和第二电极包括从Pt、AlCu、TiN, Au、T1、Ta、TaN, W、WN和Cu的组中选择的至少一种材料。
[0020]优选地，该半导体结构进一步包括设置在第二电极上方并与第二电极接触的导电插塞。
[0021]优选地，该半导体结构进一步包括位于可变电阻存储结构下方的第一介电层和第二介电层，第一介电层设置在第二介电层上方并且具有比第二介电层更高的抗蚀刻性。
[0022]根据本发明的又一方面，提供了一种形成可变电阻存储结构的方法，包括:在介电层上方形成第一电极，第一电极具有顶面和从顶面向下朝着介电层延伸的侧面；在第一电极的顶面和侧面上方沉积可变电阻材料和第二电极材料；以及蚀刻可变电阻材料和第二电极材料的一部分，以形成在第一电极的侧面上方的可变电阻层和第二电极。
[0023]优选地，形成第一电极包括:在介电层中形成开口 ；用第一电极材料填充开口以形成第一电极；以及移除介电层的一部分，以露出第一电极的顶面并至少露出侧面的顶部。
【专利附图】
【附图说明】
[0024]根据下面的详细描述和附图可以理解本发明的内容。需要强调的是，根据行业标准惯例，各个部件没有按照比例绘制。事实上，为了清楚地讨论，可以任意增大或减小各个部件的尺寸。
[0025]图1是根据本发明至少一个实施例的形成具有可变电阻存储结构的半导体结构的方法的流程图。
[0026]图2A至图2H是根据图1中的方法的一个或多个实施例的处于各个制造阶段的具有可变电阻存储结构的半导体结构的截面图。
[0027]图21是具有图2H的可变电阻存储结构的半导体结构的平面图。
[0028]图2J是根据本发明一个或多个实施例的沿着图21中的线A-A’截取以示出在可变电阻层中形成细丝的操作的半导体结构的截面图。
[0029]图3是根据本发明一个或多个实施例的形成具有可变电阻存储结构的半导体结构的方法的流程图。
[0030]图4A至图4E是根据图3所示方法的一个或多个实施例的处于各个制造阶段的具有可变电阻存储结构的半导体结构的截面图。
【具体实施方式】
[0031]以下详细讨论说明性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中具体化的可应用发明概念。所讨论的具体实施例只是说明性的，而不限制本发明的范围。[0032]根据本发明的一个或多个实施例，半导体结构包括可变电阻存储结构。该可变电阻存储结构包括形成在两个电极之间的可变电阻层。通过向两个电极中的每一个施加特定的电压来改变可变电阻层的电阻。低电阻和高电阻用于表示数字信号“I”或“0”，从而允许进行数据存储。这种切换行为不仅取决于可变电阻层的材料，而且还取决于电极的选择以及电极的界面性能。
[0033]根据本发明的一个或多个实施例，具有可变电阻存储结构的半导体结构形成在衬底的芯片区内。通过芯片区之间的划线在衬底上标记出多个半导体芯片区。衬底将经历各种清洗、层压、图案化、蚀刻和掺杂步骤来形成半导体结构。本文中术语“衬底”通常是指在其上形成各种层和器件的块状衬底。在一些实施例中，块状衬底包括硅或化合物半导体，诸如GaAs、InP、Si/Ge或SiC。各种层的实例包括介电层、掺杂层、多晶娃层或导电层。器件结构的实例包括晶体管、电阻器和/或电容器，它们可以通过互连层与其他集成电路互连。
[0034]图1是根据本发明至少一个实施例的形成具有可变电阻存储结构的半导体结构的方法100的流程图。图2A至图2H是根据图1的方法100的各个实施例的处于各个制造阶段的具有可变电阻存储结构的半导体结构200的截面图。可在图1方法100之前、期间或之后提供附加工艺。为了更好地理解本发明的发明概念，对各个附图进行了简化。
[0035]现在参考图1，方法100的流程开始于操作101。导电结构被形成为嵌入介电层。在至少一个实施例中，介电层包括形成在衬底上方的多个介电层。至少一个导电结构形成在衬底上方并嵌入多个介电层。
[0036]参考图2A，其是具有可变电阻存储结构的半导体结构200在执行操作101之后的放大截面图。半导体结构200包括衬底(未示出)，诸如碳化硅(SiC)衬底、GaAs、InP、Si/Ge或硅衬底。在一些实施例中，衬底包括形成在衬底顶面上方的多个层。这些层的实例包括介电层、掺 杂层、多晶娃层或导电层。衬底还包括形成在多个层中的多个器件结构。器件结构的实例包括晶体管、电阻器和/或电容器。
[0037]在图2A至图2J所示的实例中，半导体结构200包括形成在衬底(未示出)顶面上的介电层201。在至少一个实施例中，介电层201包括多个介电层203、205和207。与介电层207和介电层203相比，介电层205具有更高的抗蚀刻性。介电层203、205和207包括氧化硅、氟硅玻璃(FSG)、掺碳氧化硅、氮化硅、氮氧化硅、正硅酸乙酯(TEOS)氧化物、磷娃Ife玻璃(PSG)、砸憐娃酸盐玻璃(BPSG)、B|aek Diamond ^ (加利福尼亚圣克拉拉的应用材料)、氟化非晶碳、低k介电材料或它们的组合。沉积工艺可包括化学汽相沉积(CVD)、原子层沉积(ALD)、高密度等离子CVD (HDPCVD)或旋涂式玻璃法。
[0038]导电结构209被形成为嵌入介电层201 (也嵌入介电层203、205和207)。在特定实施例中，导电结构209包括导电互连件、掺杂区或娃化区。在一些实施例中，导电结构209包括Al、Cu、T1、Ta、W、Mo、TaN, NiS1、CoS1、TiN, WN、硅或它们的组合。在图2A所示的实例中，可通过在介电层203和205中进行光刻图案化和蚀刻来形成半导体结构200。在介电层203和205上方执行金属层沉积和平坦化工艺以形成导电结构209。导电结构209的顶面209A与介电层205的顶面205A基本共面。具有顶面207A的介电层207形成在导电结构209和介电层205上方。
[0039]重新参考图1，方法100继续到操作102。在操作102中，在介电层中形成开口以露出导电结构的顶面。[0040]参考图2B，其是半导体结构200的一部分在执行操作102之后的放大截面图。在介电层207中(也是介电层201)蚀刻从介电层207的顶面207A延伸至导电结构209的顶面209A的开口 211，以露出导电结构209的一部分。通过开口 211还露出了介电层205的一部分。通过包括光刻图案化和蚀刻工艺的适合工艺来形成开口 211。
[0041]重新参考图1，方法100继续到操作103。在操作103中，用第一电极材料填充导电结构上方的介电层中的开口，以形成第一电极。在至少一个实施例中，用第一电极材料填充开口大致到达介电层的顶面。
[0042]图2C是半导体结构200在执行操作103之后的截面图。第一电极213填充在开口 211中覆盖导电结构209。第一电极213包括具有适当功函的第一电极导电材料，使得在第一电极213和随后形成的可变电阻层之间建立高功函壁。第一电极213可包括Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN、Cu或它们的组合。在至少一个实施例中，第一电极导电材料可过填充图2B中的介电层207(也是介电层201)的开口 211。可能的形成方法包括无电镀、溅射、电镀、PVD或ALD。然后，通过诸如CMP或平坦化回蚀工艺的适合平坦化工艺移除开口 211外的过量第一电极导电材料。第一电极213形成在介电层201的顶部并嵌入介电层207。第一电极213的顶表面213A与介电层207的顶表面207A基本共面。第一电极213通过导电结构209电连接至下方的晶体管。
[0043]重新参考图1，方法100继续到操作104。在操作104中，介电层的至少一部分被移除以露出第一电极。
[0044]图2D是半导体结构200在介电层201的顶部(即，整个介电层207)被移除而露出第一电极213之后的截面图。执行蚀刻工艺以移除介电层207。蚀刻工艺可包括干蚀刻工艺、湿蚀刻工艺或它们的组合。介电层205在该蚀刻工艺期间具有比介电层207更高的抗蚀刻性。介电层205可作为蚀刻终止层来移除顶面205A之上的介电层207。在移除介电层207之后，露出顶面205A之上的第一电极213的侧面213B。
[0045]重新参考图1，方法100继续到操作105。在操作105中，在第一电极上方沉积可变电阻层和第二电极材料。
[0046]图2E是半导体结构200在执行操作105之后的截面图。在第一电极213的顶面213A和侧面213B以及介电层205的顶面205A上方沉积可变电阻层215。通过施加电压，可变电阻层215的电阻率能够在高阻态和低阻态(或导电)之间切换。在各个实施例中，可变电阻层215包括至少一种介电材料，包含高k介电材料、二元金属氧化物和过渡金属氧化物。在一些实施例中，可变电阻层215包括氧化镍、氧化钛、氧化铪、氧化错、氧化锌、氧化钨、氧化铝、氧化钽、氧化钥或氧化铜。可能的形成方法包括脉冲激光沉积(PLD)或ALD，诸如前体包含锆和氧的ALD。在一个实例中，可变电阻层215的厚度范围在约10埃到约500埃之间。
[0047]在可变电阻层215上方沉积第二电极材料217。第二电极材料217可包括将随后形成的可变电阻存储结构电连接至用于电路布线的互连结构的其他部分的适合导电材料。第二电极材料217可包括Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN、Cu或它们的组合。在至少一个实例中，第二电极材料217的厚度范围在约30埃至约3000埃之间。在一些实施例中，第一电极材料213和第二电极材料217具有相同的组成。在一些实施例中，第一电极材料213和第二电极材料217具有不同的组成。可能的形成方法包括无电镀、溅射、电镀、PVD或ALD。
[0048]重新参考图1，方法100继续到操作106，其中蚀刻第二电极材料和可变电阻层的一部分来形成位于第一电极侧壁上方的第二电极。
[0049]图2F是半导体结构200在执行操作106之后的截面图。在至少一个实施例中，各向异性地蚀刻第二电极材料217和可变电阻层215的一部分，以形成位于第一电极213的侧壁213B上方的间隔件，而无需光刻图案化工艺。间隔件包括位于第一电极213的侧壁213B上方保留的可变电阻层215的垂直部分215A和位于介电层205的顶面205A上方保留的可变电阻层215的水平部分215B。间隔件还包括形成在保留的可变电阻层215的垂直部分215A和水平部分215B上方的第二电极217A。形成包括第一电极213、可变电阻层215的垂直部分215A和水平部分215B以及第二电极217A的可变电阻存储结构。
[0050]在一些实例中，如图2G所示，半导体结构200还包括可选地形成在可变电阻层215的垂直部分215A和水平部分215B上方以及第二电极217A下方的保护层216。保护层216包括不稳定且能够从可变电阻层215剥夺氧并在可变电阻层215中生成空位缺陷的导电材料。在一些实施例中，保护层216包括钛、钽或铪。
[0051]重新参考图1，方法100可选地继续到操作107，其中，形成与第二电极接触的导电插塞。
[0052]图2H是半导体结构200在执行操作107之后的截面图。层间介电(ILD)层219可毯式形成在可变电阻存储结构上方。进一步向半导体结构200应用化学机械抛光(CMP)工艺，以平坦化ILD层219。ILD层219可包括多个介电层。ILD层219可包括氧化硅、氟硅玻璃(FSG)、掺碳氧化硅、氮化硅、氮氧化硅、TEOS氧化物、磷硅酸玻璃(PSG)、硼磷硅酸盐玻璃(BPSG) >Black Diamond⑧(加利福尼亚圣克拉拉的应用材料)、氣化非晶碳、低k介电材料或它们的组合。
[0053]在ILD层219中蚀刻开口以露出部分第二电极217A。接触插塞221的导电材料可过填充ILD层219中的开口。导电材料可包括铜、铜合金、铝或钨。可能的形成方法包括无电镀、溅射、电镀或化学汽相沉积(CVD)。通过诸如化学机械抛光(CMP)的适合工艺移除开口外的过量导电材料。具有导电材料的接触插塞221被形成为与可变电阻存储结构中的第二电极217A接触。
[0054]图21是半导体结构200的平面图。图2H是沿图21中的线A_A’截取的垂直平面的截面图。在图21中，第一电极213被可变电阻层215的垂直部分215A所包围。可变电阻层215的垂直部分215A被第二电极217A所包围。第二电极217A是包围可变电阻层215的垂直部分215A和第一电极213的闭合环路。当沿图21中的线A-A’切割半导体结构200时，第二电极217A在图2H中被不为位于第一电极213相对两侧的两部分。图2H中的导电结构209和可变电阻层215的水平部分215B分别位于第一电极213和第二电极217A的下方。因此，图2H中的导电结构209和水平部分215B在图21中未示出。
[0055]图2J是用于存储数据的各个操作中的具有可变电阻存储结构的半导体结构200的截面图。在“形成”操作中，向可变电阻存储结构的第一电极和第二电极213和217A施力口“形成”电压。“形成”电压要足够高，以在可变电阻层的垂直部分215A中生成导电部分。在一个实例中，导电部分包括提供导电路径的一条或多条导电细丝250，使得可变电阻层的垂直部分215A呈现出“导通”或低阻态。导电路径与可变电阻层的垂直部分215A中的缺陷(例如，氧)空位的排列有关。在一些实施例中，只施加一次“形成”电压。一旦形成导电路径，导电路径就将保存在可变电阻层215A中。其他操作可使用较小的电压或不同电压断开或重新连接导电路径。
[0056]在“复位”操作中，向半导体结构200施加足够高的“复位”电压来断开可变电阻层215A中的导电路径，使得可变电阻层215A呈现出“关闭”或高阻态。
[0057]在“置位”操作中，向可变电阻存储结构施加足够高的置位电压来重新连接可变电阻层215A中的导电路径，使得可变电阻层215A呈现出“导通”或低阻态。“置位”操作将可变电阻层215A转变到低阻态。通过在两个电极213和217A之间施加特定的电压，可变电阻层215A的电阻在施加特定电压之后发生改变。低阻和高阻用于表示数字信号“I”或“0”，从而允许用于数据存储。
[0058]图3是根据本发明一个或多个实施例的形成具有可变电阻存储结构的半导体结构的方法300的流程图。图4A至图4E是根据图3方法300的各个实施例的处于各个制造阶段的具有可变电阻存储结构的半导体结构400的截面图。可在图3方法300之前、期间或之后提供附加工艺。图4A至图4E中的一些结构可与图2A至图2J所公开的实施例基本类似，尽管在下面的实施例中也完全可以应用这些常规结构，但是这里对它们不再进行重复描述。
[0059]现在参考图3，方法300的流程开始于操作301。在至少一个实施例中，在衬底上方形成介电层。至少一个导电结构形成在衬底上方并嵌入介电层。至少一个导电结构的一部分暴露于介电层的顶面。第一电极材料沉积在导电结构和介电层上方。
[0060]参考图4A，其是具有可变电阻存储结构的半导体结构400的一部分在执行操作301之后的截面图。半导体结构400包括衬底(未示出)。在图4A至图4E示出的实例中，半导体400包括形成在衬底(未示出)顶面上的介电层401。在至少一个实施例中，介电层401包括一个或多个介电层。可在与半导体结构200中的介电层201有关的文字中得到衬底和介电层401的材料和制造方法的详细说明，因此这里不再重复。
[0061]导电结构409被形成为嵌入介电层401。在一些实施例中，导电结构409包括Al、Cu、T1、Ta、W、Mo、TaN、NiS1、CoS1、TiN、WN、硅或它们的组合。在图4A所示的实例中，可通过在介电层401中进行光刻图案化和蚀刻开口来形成半导体结构400。在开口中沉积金属层并且在介电层401上执行平坦化工艺来形成导电结构409。导电结构409的顶面409A被露出，并且与介电层401的顶面401A基本共面。
[0062]第一电极材料413沉积在导电结构409和介电层401的顶面(409A和401A)上方。第一电极材料413可包括Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN、Cu或它们的组合。可能的形成方法包括无电镀、溅射、电镀、PVD或ALD。第一电极材料413通过导电结构409电连接至下方的晶体管。
[0063]重新参考图3，方法300继续到操作302。在操作302中，图案化第一电极材料以形成第一电极。第一电极具有顶面和侧面。
[0064]参考图4B，其是半导体结构400的一部分在执行操作302之后的截面图。具有部件的掩膜层414形成在第一电极材料413上方，同时也形成在导电结构409上方。通过包括沉积、光刻图案化和/或蚀刻工艺的适合工艺来形成该部件。执行蚀刻工艺以移除不在掩膜层414的部件下方的第一电极材料413。然后,第一电极413A形成并与导电结构409接触。
[0065]在蚀刻工艺之后从半导体结构400移除掩膜层414，并且露出第一电极413A的顶面413B。而且，第一电极413A具有与顶面413B连接的侧面413C。移除工艺可包括干蚀刻工艺、湿蚀刻工艺或它们的组合。
[0066]重新参考图3，方法300继续到操作303。在操作303中，在第一电极的顶面和侧面上方沉积可变电阻层和第二电极材料。
[0067]图4C是半导体结构400在执行操作303之后的截面图。可变电阻层415被沉积在第一电极413A的顶面413B和侧面413C以及介电层401的顶面401A上方。第二电极材料417沉积在可变电阻层415上方。第二电极材料417可包括将随后形成的可变电阻存储结构电连接至用于电路布线的互连结构的其他部分的适合导电材料。可在与半导体结构200的可变电阻层215和第二电极材料217有关的文字中得知可变电阻层415的材料和制造方法的详细说明，这里不再重复。
[0068]重新参考图3，方法300继续到操作304，其中蚀刻第二电极材料和可变电阻层的一部分以形成位于第一电极侧壁上方的第二电极。
[0069]图4D是半导体结构400在执行操作304之后的截面图。在至少一个实施例中，各向异性地蚀刻第二电极材料417和可变电阻层415的一部分以形成位于第一电极413A的侧壁413C上方的间隔件，而无需光刻图案化工艺。间隔件包括在第一电极413A的侧壁413C上方保留的可变电阻层415的垂直部分415A和在介电层401顶面401A上方保留的可变电阻层415的水平部分415B。间隔件还包括形成在保留的可变电阻层415的垂直部分415A和水平部分415B上方的第二电极417A。可形成包括第一电极413A、可变电阻层415的垂直部分415A和水平部分415B以及第二电极417A的可变电阻存储结构。
[0070]在一些实例中，半导体结构400还包括可选地形成在可变电阻层415的垂直部分415A和水平部分415B上方以及第二电极417A下方的保护层(未示出)。保护层包括不稳定且能够从可变电阻层415剥夺氧并在可变电阻层415中产生空位缺陷的导电材料。在一些实施例中，保护层包括钛钽或铪。
[0071]重新参考图3，方法300可选地继续操作305，形成与第二电极接触的导电插塞。
[0072]图4E是半导体结构400在执行操作305之后的截面图。层间介电(ILD)层419可毯式形成在可变电阻存储结构上方。进一步向半导体结构400应用化学机械抛光(CMP)工艺以平坦化ILD层419。在ILD层419中蚀刻开口，以露出第二电极417A的一部分。接触插塞421的导电材料可过填充ILD层419中的开口。通过诸如化学机械抛光(CMP)的适合工艺移除开口外的过量导电材料。具有导电材料的接触插塞421形成为与可变电阻存储结构中的第二电极417A接触。可在与半导体结构200的ILD层219和接触插塞221有关的文字中得知ILD层419和接触插塞421的材料和制造方法的详细说明，这里不再重复。
[0073]本发明的各个实施例可用于改善可变电阻存储结构的工艺。例如，在操作103中，通过填充工艺在开口 211中形成第一电极213。在第一电极203的形成期间，所公开的方法100包括操作102中形成开口 211的单次光刻图案化工艺。在操作106中，通过间隔件蚀刻工艺形成第二电极217A而无需光刻图案化工艺。所公开的方法100包括用于形成电极213和217A的单次光刻图案化工艺(在操作102中)。类似地，所公开的方法300包括操作302中形成第一电极413A的单次光刻图案化工艺。在操作304中，通过间隔件蚀刻工艺形成第二电极417A而无需光刻图案化工艺。所公开的方法300包括用于形成电极413A和417A的单次光刻图案化工艺(在操作302中)。本发明克服了在其他方法中使用多次光刻图案化工艺步骤对第一和第二电极进行图案化的缺点。根据一些实施例，制造的复杂性和成本都得到降低。
[0074]在另一实例中，在操作102中确定第一电极213的宽度。通过间隔件蚀刻工艺形成第二电极217A而无需光刻图案化工艺。半导体结构200的可变电阻存储结构的大小由在操作102中形成开口 211的光刻图案化和蚀刻工艺能力来确定。从光刻图案化和蚀刻工艺的角度来看，减小材料层中开口(或被蚀刻部分)的尺寸比减小材料层中的部件(或被保留的部分)的尺寸更容易。在本发明中，第一电极213的宽度由开口 211限定。本发明提供一种随着进一步提高光刻图案化的缩小能力而利于缩小可变电阻存储结构的有效技术。
[0075]本发明的一个方面描述了一种包括可变电阻存储结构的半导体结构。半导体结构还包括介电层。可变电阻存储结构位于介电层上方。可变电阻存储结构包括设置在介电层上方的第一电极。第一电极具有侧面。可变电阻层具有位于第一电极的侧面上方的第一部分和从第一部分延伸远离第一电极的第二部分。第二电极位于可变电阻层上方。
[0076]本发明的另一方面描述了一种包括可变电阻存储结构的半导体结构。半导体结构还包括导电结构。可变电阻存储结构位于导电结构上方。可变电阻存储结构包括设置在导电结构上方的第一电极。第一电极具有侧面。可变电阻层具有垂直部分和水平部分。垂直部分包围第一电极的侧面，并且水平部分从垂直部分延伸远离第一电极。第二电极位于可变电阻层上方，并且包围可变电阻层的垂直部分。
[0077]本发明还描述了一种形成可变电阻存储结构的方法。该方法包括在介电层上方形成第一电极。第一电极具有顶面和从顶面向下朝介电层延伸的侧面。可变电阻材料和第二电极材料沉积在第一电极的顶面和侧面上方。蚀刻可变电阻材料和第二电极材料的一部分，以形成位于第一电极的侧面上方的可变电阻层和第二电极。
[0078]尽管已经详细描述了本发明的实施例及它们的优点，但是应该理解，在不背离所附权利要求限定的本发明的精神和范围的情况下，可以进行各种改变、替换和变更。本领域的技术人员很容易理解，根据本发明可以利用与本文描述的对应实施例执行基本相同功能或实现基本相同结果的工艺机器装置、制造、物质组成、工具、方法或步骤。因此，所附权利要求旨在包括在这种工艺、机器装置、制造、物质组成、工具、方法或步骤的范围内。
【权利要求】
1.一种半导体结构,包括: 介电层；以及 可变电阻存储结构，位于所述介电层上方，所述可变电阻存储结构包括: 第一电极，设置在所述介电层上方，所述第一电极具有侧面； 可变电阻层，具有设置在所述第一电极的所述侧面上方的第一部分和从所述第一部分延伸远离所述第一电极的第二部分；和第二电极，设置在所述可变电阻层上方。
2.根据权利要求1所述的半导体结构，其中，所述可变电阻层的所述第二部分设置在所述第二电极和所述介电层之间。
3.根据权利要求2所述的半导体结构，其中，所述第一部分选择性地可配置为在所述第一电极和所述第二电极之间形成至少一条导电路径。
4.根据权利要求1所述的半导体结构，进一步包括设置在所述可变电阻层和所述第二电极之间的保护层。
5.根据权利要求4所述的半导体结构，其中，所述保护层包括钛、钽或铪。
6.根据权利要求1所述的半导体结构，进一步包括嵌入所述介电层并且电连接至所述第一电极的导电结构。
7.根据权利要求1所述的半导体结构，其中，所述第一电极和所述第二电极均包括从Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN和Cu的组中所选择的至少一种材料。
8.根据权利要求1所述的半导体结构，其中，所述可变电阻层包括高k介电材料、二元金属氧化物或过渡金属氧化物。
9.一种半导体结构,包括: 导电结构；以及 可变电阻存储结构，位于所述导电结构上方，所述可变电阻存储结构包括: 第一电极，设置在所述导电结构上方，所述第一电极具有侧面； 可变电阻层，具有垂直部分和水平部分，所述垂直部分包围所述第一电极的侧面，并且所述水平部分从所述垂直部分延伸远离所述第一电极；和 第二电极，设置在所述可变电阻层上方并包围所述可变电阻层的所述垂直部分。
10.一种形成可变电阻存储结构的方法，所述方法包括: 在介电层上方形成第一电极，所述第一电极具有顶面和从所述顶面向下朝着所述介电层延伸的侧面； 在所述第一电极的所述顶面和所述侧面上方沉积可变电阻材料和第二电极材料；以及蚀刻所述可变电阻材料和所述第二电极材料的一部分，以形成在所述第一电极的所述侧面上方的可变电阻层和第二电极。
【文档编号】H01L45/00GK103811656SQ201310175513
【公开日】2014年5月21日 申请日期:2013年5月13日 优先权日:2012年11月9日
【发明者】涂国基, 朱文定, 杨晋杰, 廖钰文, 陈侠威, 张至扬 申请人:台湾积体电路制造股份有限公司