射频ldm0s器件及其制造方法
【专利摘要】本发明公开了一种射频LDM0S器件，包括栅极和栅掩蔽层；所述栅极和栅掩蔽层是由同一层多晶硅材料经刻蚀后分别形成的；当所述射频LDM0S器件为p型，则所述多晶硅材料为n型重掺杂；当所述射频LDM0S器件为n型，则所述多晶硅材料为P型重掺杂。本发明还公开了所述射频LDM0S器件的制造方法。本发明采用多晶硅材料制造出栅掩蔽层，与现有的金属材料的栅掩蔽层具有同样的功能。本发明的制造方法直接淀积多晶硅材料、并刻蚀该层多晶硅材料以分别形成各自独立的栅极和栅掩蔽层，这样便避免了现有制造方法中对金属进行干法刻蚀的同时对硅片表面的硅材料、氧化硅材料的损伤，有利于提升器件的性能和稳定性。
【专利说明】射频LDMOS器件及其制造方法
【技术领域】
[0001] 本申请涉及一种半导体器件，特别是涉及一种应用于射频领域的LDM0S器件。
【背景技术】
[0002] 射频LDM0S (横向扩散M0S晶体管）器件是应用于射频基站和广播站的常用器件， 其追求的性能指标包括高击穿电压、低导通电阻和低寄生电容等。
[0003] 请参阅图lh，这是一种现有的η型射频LDM0S器件，其结构为：在p型重掺杂衬底1 上具有Ρ型轻掺杂外延层2。在外延层2中具有依次侧面接触的η型重掺杂源区8、ρ型沟 道掺杂区7和η型漂移区3。在漂移区3中具有η型重掺杂漏区9。在沟道掺杂区7和漂移 区3之上依次具有栅氧化层4和多晶硅栅极5。在多晶硅栅极5的正上方、以及部分漂移区 3的正上方具有一层连续的氧化娃10。在部分氧化娃10的上方具有栅掩蔽层（G-shield) 11。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构（sinker)12 从源区8表面向下穿透源区8、外延层2,并抵达到衬底1之中。
[0004] 现有的ρ型射频LDM0S器件的结构与之类似，只是各部分掺杂类型变为相反。
[0005] 这种现有的射频LDM0S器件中，所述栅掩蔽层11是金属或η型重掺杂多晶硅，其 RESURF (Reduced SURfsce Field，减小表面电场)效应能够有效地增加器件的击穿电压，同 时有效地降低栅极和漏极之间的寄生电容。这样便可以适当增加漂移区3的掺杂浓度从而 降低器件的导通电阻。
[0006] 图lh所示的现有的η型射频LDM0S器件的制造方法如下所述：
[0007] 第1步，请参阅图la，在重掺杂ρ型硅衬底1上具有轻掺杂ρ型外延层2,采用光 刻工艺利用光刻胶作为掩蔽层，并以一次或多次注入η型离子，在外延层2中形成η型漂移 区3。
[0008] 或者，也可以将外延层2省略掉，这样其后的各结构与工艺均直接在衬底1上进 行。
[0009] 第2步，请参阅图lb，先以热氧化工艺在硅材料(包括外延层2和漂移区3)的表面 生长出氧化硅4,再在整个硅片表面淀积多晶硅5。
[0010] 第3步，请参阅图lc，采用光刻和刻蚀工艺，去除掉部分的氧化硅4和多晶硅5以 形成一个窗口 A。该窗口 A仅暴露出部分的外延层2,整个漂移区3以及其余的外延层2仍 被氧化娃4、多晶娃5以及光刻胶6所覆盖。在窗口 A中对外延层2注入ρ型杂质，优选为 硼，从而形成与漂移区3的侧面相接触的沟道掺杂区7。
[0011] 优选地，离子注入具有一定的倾斜角度，从而使沟道掺杂区7更容易向氧化硅4的 下方延伸，并且与漂移区3的侧面相接触。
[0012] 第4步，请参阅图ld，采用光刻和刻蚀工艺，将氧化硅4和多晶硅5分别刻蚀为栅 氧化层4和多晶硅栅极5。栅氧化层4的一部分在沟道掺杂区7的上方，其余部分在漂移区 3的上方。
[0013] 第5步，请参阅图le，采用光刻工艺，以光刻胶作为掩蔽层形成窗口 B和窗口 C，它 们分别位于栅氧化层4远离漂移区3那一端的外侧、漂移区3远离栅氧化层4那一端的外 侦k对这两个窗口采用η型杂质的源漏注入工艺分别形成源区8和漏区9。此时，沟道掺杂 区7缩小为主要在栅氧化层4的下方，也可有小部分在源区8的下方。
[0014] 第6步，请参阅图If，在整个硅片淀积一层氧化硅10,采用光刻和刻蚀工艺对该层 氧化硅10进行刻蚀，使其仅连续地残留在多晶硅栅极5的上方、以及漂移区3的裸露表面 的上方。
[0015] 第7步，请参阅图lg，在整个硅片淀积一层金属11，采用光刻和刻蚀工艺对该层金 属11进行刻蚀形成栅掩蔽层11。栅掩蔽层11为连续的一块，覆盖在部分或全部的氧化硅 10之上。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区6的上方。
[0016] 或者，栅掩蔽层11也可以是η型重掺杂多晶硅。此时，可先淀积多晶硅再进行η 型杂质的离子注入，也可直接淀积η型掺杂多晶硅（即原位掺杂)。
[0017] 弟8步，请参阅图lh，米用光刻和刻蚀工艺，在源区8中刻蚀出深孔。所述深孔芽 越源区8、外延层2,并抵达到衬底1之中，故称"深"孔。在该深孔中填充金属，优选为钨， 形成下沉结构12。或者，所述深孔也可改为沟槽。
[0018] 如要制造现有的p型射频LDM0S器件，将上述方法各步骤中的掺杂类型变为相反 即可。
[0019] 上述方法第7步中，通常选用硅化钨（WSi)合金作为栅掩蔽层的材料，在淀积硅 化钨后通常采用干法刻蚀工艺去除掉部分的硅化钨，并使剩余的硅化钨成为栅掩蔽层。然 而，去除金属的干法刻蚀工艺会给氧化硅10、漂移区3的裸露表面带来损伤，从而影响射频 LDM0S器件的性能。
【发明内容】
[0020] 本申请所要解决的技术问题是提供一种全新结构的射频LDM0S器件，使其在制造 工艺上不易损伤漂移区及其上方的氧化硅，从而提升射频LDM0S器件的性能与稳定性。
[0021] 为解决上述技术问题，本申请射频LDM0S器件，包括栅极和栅掩蔽层；所述栅极和 栅掩蔽层是由同一层多晶硅材料经刻蚀后分别形成的；当所述射频LDM0S器件为p型，则所 述多晶硅材料为η型重掺杂；当所述射频LDM0S器件为η型，则所述多晶硅材料为p型重掺 杂。
[0022] 本申请射频LDM0S器件的制造方法包括如下步骤：
[0023] 第1步，在重掺杂第一导电类型的硅衬底上具有轻掺杂第一导电类型的外延层， 采用离子注入和退火工艺在外延层中形成第二导电类型的漂移区；
[0024] 或者，将外延层省略，这样其后的各结构与工艺均直接在衬底上进行；
[0025] 第2步，在整个硅片表面淀积或热氧化生长出第一氧化硅；
[0026] 第3步，采用光刻和刻蚀工艺去除掉部分第一氧化硅，剩余的第一氧化硅仅在部 分漂移区的上方；以热氧化工艺在暴露的硅材料的表面生长出第二氧化硅，第二氧化硅与 第一氧化硅的侧面接触，并且第二氧化硅的厚度 < 第一氧化硅的厚度；
[0027] 第4步，先在整个硅片表面淀积多晶硅，再采用光刻和刻蚀工艺去除掉部分第二 氧化硅上方的多晶硅，剩余的多晶硅覆盖在全部的漂移区上方、以及其余部分第二氧化硅 上方；
[0028] 第5步，在裸露的第二氧化硅的位置对外延层注入第一导电类型的杂质并进行退 火，从而形成与漂移区的侧面相接触的沟道掺杂区；
[0029] 第6步，采用光刻和刻蚀工艺将多晶硅刻蚀为独立的栅极和栅掩蔽层两部分；所 述栅极仅在第二氧化硅的上方，所述栅掩蔽层仅在第一氧化硅的上方，并且栅极与栅掩蔽 层之间相隔有空隙；所述栅极下方的第二氧化硅作为栅氧化层；所述栅极的一部分在漂移 区的上方；所述栅掩蔽层仅在漂移区的上方；
[0030] 第7步，先在整个硅片表面淀积第三氧化硅，至少将所述栅极与栅掩蔽层之间的 空隙填充满；然后采用干法反刻工艺去除硅片表面的第三氧化硅，在所述栅极与栅掩蔽层 之间的空隙中残留的第三氧化硅作为隔离结构，在所述栅极与栅掩蔽层的外侧壁残留的第 三氧化硅作为侧墙结构；
[0031] 第8步，先以光刻和刻蚀工艺，去除掉侧墙结构外侧的第二氧化硅、以及第一氧化 硅远离第二氧化硅那一端的部分，以形成两个窗口；再对这两个窗口采用第二导电类型杂 质的源漏注入和快速热退火艺分别形成源区和漏区；此时，沟道掺杂区在栅氧化层的下方 与源区侧面相邻，还在源区的下方；
[0032] 第9步，先在整个硅片淀积一层金属，然后采用高温热退火工艺在该层金属与裸 露的硅材料相接触的位置形成金属硅化物；
[0033] 第10步，采用光刻和刻蚀工艺在源区中刻蚀出深孔；在该深孔中填充金属形成下 沉结构；所述下沉结构连接源区、沟道掺杂区和衬底；
[0034] 或者，所述深孔改为沟槽。
[0035] 本申请所述的射频LDM0S器件采用多晶硅材料制造出栅掩蔽层，其与现有的金属 材料的栅掩蔽层具有同样的功能。本申请所述的射频LDM0S器件的制造方法直接淀积多晶 硅材料、并刻蚀该层多晶硅材料以分别形成各自独立的栅极和栅掩蔽层，这样便避免了现 有制造方法中对金属进行干法刻蚀的同时对娃片表面的娃材料、氧化娃材料的损伤，有利 于提升器件的性能和稳定性。
【专利附图】
【附图说明】
[0036] 图la?图lh是现有的射频LDM0S器件的制造方法的各步骤示意图；
[0037] 其中图lh还是现有的射频LDM0S器件的结构示意图；
[0038] 图2a?图2j是本申请射频LDM0S器件的制造方法的各步骤示意图；
[0039] 其中图2j还是本申请射频LDM0S器件的结构示意图。
[0040] 图中附图标记说明：
[0041] 1为衬底；2为外延层；3为漂移区；4为第二氧化硅(栅氧化层）；5为多晶硅栅极； 6为光刻胶；7为沟道掺杂区；8为源区；9为漏区；10为第一氧化娃；11为栅掩蔽层；12为 下沉结构；13为填充结构；14为侧墙结构；15为金属硅化物。
【具体实施方式】
[0042] 请参阅图2 j，这是本申请η型射频LDM0S器件，其结构为：在p型重掺杂衬底1上 具有Ρ型轻掺杂外延层2。在外延层2中具有依次侧面接触的ρ型沟道掺杂区7和η型漂 移区3。在沟道掺杂区7中具有η型重掺杂源区8。在漂移区3中具有η型重掺杂漏区9。 在沟道掺杂区7之上、部分漂移区3之上、还可能在部分源区8之上具有栅氧化层4。在部 分或全部的栅氧化层4之上具有多晶硅栅极5,多晶硅栅极5至少在部分沟道掺杂区7上方 和部分漂移区3的上方。在其余部分漂移区3之上具有第一氧化硅10。在部分或全部的第 一氧化硅10之上具有栅掩蔽层11。栅氧化层4和第一氧化硅10的侧面接触，并且栅氧化 层4的厚度<第一氧化硅10的厚度。所述第一氧化硅10从栅氧化层4的边缘一直延伸到 漏区9的边缘。在多晶硅栅极5和栅掩蔽层11之间具有绝缘介质的填充结构13,其底部 接触栅氧化层4的上表面(如图2j所示）或者直接接触漂移区3的上表面(未图示)。在多 晶硅栅极5的外侧、以及栅掩蔽层11的外侧都具有侧墙结构14,其底部分别接触源区8的 上表面（如图2j所示）或栅氧化层4的上表面(未图示)、第一氧化硅10的上表面。在源区 8之上、多晶硅栅极5之上、栅掩蔽层11之上、漏区9之上均具有金属硅化物15。栅掩蔽层 11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构12从源区8表面向下穿透 源区8、沟道掺杂区7、外延层2,并抵达到衬底1之中。
[0043] 本申请p型射频LDM0S器件的结构与之类似，只是各部分掺杂类型变为相反。
[0044] 与现有的射频LDM0S器件相比，本申请在结构上具有如下特征：
[0045] 其一，栅掩蔽层11采用多晶硅材料，并且多晶硅栅极5与栅掩蔽层11是由同一层 多晶硅经刻蚀分别形成的，即两者具有相同的掺杂浓度。对于P型射频LDM0S器件而言，所 述多晶硅材料通常为η型重掺杂。对于η型射频LDM0S器件而言，所述多晶硅材料通常为 Ρ型重掺杂。
[0046] 其二，多晶硅栅极5与栅掩蔽层11之间通过隔离结构13进行隔离，即两者是相互 独立的。多晶硅栅极5与栅掩蔽层11的外侧均具有侧墙结构14。所述隔离结构13优选与 侧墙结构14为同一层绝缘介质经过干法反刻后分别形成的。
[0047] 其三，在源区8之上、多晶硅栅极5之上、栅掩蔽层11之上、漏区9之上均具有金 属娃化物15。
[0048] 本申请所述的射频LDM0S器件中，优选采用重掺杂多晶硅11作为栅掩蔽层，其上 表面还覆盖有金属硅化物15,因而与现有的射频LDM0S器件中的金属材料的栅掩蔽层可 以起到相同的作用。该栅掩蔽层既能有效地改善器件漂移区的电场分布均匀性，提高器件 的击穿电压，改善器件可靠性，并能够在保持一定的击穿电压下，适当提高漂移区的掺杂浓 度，降低器件的导通电阻。
[0049] 图2 j所示的本申请η型射频LDM0S器件的制造方法如下所述：
[0050] 第1步，请参阅图2a，在重掺杂ρ型硅衬底1上具有轻掺杂ρ型外延层2,采用光 刻工艺利用光刻胶作为掩蔽层，并以一次或多次注入η型离子以及退火工艺，在外延层2中 形成η型漂移区3。所述衬底1的掺杂浓度大于1 X 102°原子/立方厘米。所述外延层2的 掺杂浓度和厚度取决于射频LDM0S器件的漏端工作电压；该漏端工作电压越高，则外延层2 的掺杂浓度越低、外延层2越厚；反之亦然。
[0051] 或者，也可以将外延层2省略掉，这样其后的各结构与工艺均直接在衬底1上进 行。
[0052] 第2步，请参阅图2b，在整个硅片表面淀积或热氧化生长出第一氧化硅10,其厚度 通常大于1000A。
[0053] 第3步，请参阅图2c，采用光刻和刻蚀工艺，去除掉外延层2上方、以及部分漂移区 3上方的第一氧化硅10,剩余的第一氧化硅10仅在部分漂移区3的上方。以热氧化工艺在 暴露的硅材料的表面生长出第二氧化硅4,第二氧化硅在外延层2上方、以及其余部分漂移 区3的上方。第二氧化硅4与第一氧化硅10的侧面接触，两者覆盖全部裸露的硅材料。所 述第二氧化硅4的厚度<第一氧化硅10的厚度。
[0054] 第4步，请参阅图2d，先在整个硅片表面淀积多晶硅5,再采用光刻和刻蚀工艺，去 除掉部分第二氧化硅4上方的多晶硅5,以形成一个窗口 A。剩余的多晶硅5覆盖在全部的 漂移区3上方、以及其余部分第二氧化硅4上方。
[0055] 优选地，在淀积多晶硅5时原位掺杂η型杂质，或者在淀积多晶硅5之后进行一次 或多次注入η型杂质。
[0056] 第5步，请参阅图2e，在窗口 Α中相隔第二氧化硅4对外延层2注入ρ型杂质并进 行退火，优选为硼，从而形成与漂移区3的侧面相接触的沟道掺杂区7。优选地，这一步的离 子注入直接以多晶硅5作为掩蔽层，无须采用光刻胶，因而称为自对准离子注入。
[0057] 优选地，离子注入具有一定的倾斜角度，从而使沟道掺杂区7更容易向漂移区3的 方向延伸，并且与漂移区3的侧面相接触。
[0058] 第6步，请参阅图2f，采用光刻和刻蚀工艺，将多晶硅5刻蚀为独立的两部分。第 一部分仅在第二氧化硅4的上方，作为多晶硅栅极5。第二部分仅在第一氧化硅10的上方， 作为栅掩蔽层11。所述多晶硅栅极5与栅掩蔽层11之间相隔有一个空隙。所述多晶硅栅 极5下方的第二氧化硅4作为栅氧化层4。多晶硅栅极5的主要部分在沟道掺杂区7的上 方，也可有小部分在漂移区3的上方。所述栅掩蔽层11仅在漂移区3的上方。
[0059] 第7步，请参阅图2g，先在整个硅片表面淀积第三氧化硅13,至少将所述多晶硅栅 极5与栅掩蔽层11之间的空隙填充满。然后采用干法反刻工艺去除硅片表面(第二氧化硅 4上方、多晶娃栅极5上方、栅掩蔽层11上方、第一氧化娃10上方）的第三氧化娃13,剩余 的第三氧化硅13分为两部分。第一部分在所述多晶硅栅极5与栅掩蔽层11之间的空隙 中，作为隔离结构13。第二部分在所述多晶硅栅极5与栅掩蔽层11的外侧壁，作为侧墙结 构14。
[0060] 第8步，请参阅图2h，首先以光刻和刻蚀工艺，去除掉侧墙结构14外侧的第二氧化 硅4、以及第一氧化硅10远离第二氧化硅4那一端的部分，以形成窗口 B和窗口 C。对这两 个窗口采用η型杂质的源漏注入和快速热退火（RTA)工艺分别形成源区8和漏区9。此时， 沟道掺杂区7缩小为主要在栅氧化层4的下方，也有小部分在源区8的下方(此时呈L形剖 面)。
[0061] 第9步，请参阅图2i，在整个硅片淀积一层金属，然后采用高温热退火工艺。在该 层金属与裸露的硅材料相接触的位置(源区8上方、多晶硅栅极5上方、栅掩蔽层11上方、 漏区9上方）就形成了金属硅化物15。
[0062] 第10步，请参阅图2j，采用光刻和刻蚀工艺，在源区8中刻蚀出深孔。所述深孔 穿越源区8、沟道掺杂区7、外延层2,并抵达到衬底1之中，故称"深"孔。在该深孔中填充 金属，优选为钨，形成下沉结构12。该下沉结构12实现源区8、沟道掺杂区7和衬底1的互 连。或者，所述深孔也可改为沟槽。
[0063] 如要制造本申请ρ型射频LDM0S器件，将上述方法各步骤中的掺杂类型变为相反 即可。
[0064] 与现有的射频LDM0S器件的制造方法相比，本申请在形成栅掩蔽层时不再采用先 淀积金属、再干法刻蚀该金属层的工艺，而是改用先淀积多晶硅，再刻蚀该多晶硅层的工 艺。因此避免了干法刻蚀金属时对硅片表面(包括源区8、漏区9、氧化硅10及其下方的漂 移区3)的损伤，同时也简化了工艺流程。
[0065] 以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来 说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本申请的保护范围之内。
【权利要求】
1. 一种射频LDMOS器件，包括栅极和栅掩蔽层，其特征是，所述栅极和栅掩蔽层是由同 一层多晶硅材料经刻蚀后分别形成的；当所述射频LDM0S器件为p型，则所述多晶硅材料为 η型重掺杂；当所述射频LDM0S器件为η型，则所述多晶硅材料为p型重掺杂。
2. 根据权利要求1所述的射频LDM0S器件，在栅极下方具有栅氧化层，在栅掩蔽层下方 具有第一氧化硅层；其特征是，所述栅氧化层的厚度小于所述第一氧化硅的厚度；并且所 述第一氧化硅从所述栅氧化层的边缘延伸到漏区的边缘。
3. 根据权利要求1所述的射频LDM0S器件，还包括漂移区；其特征是，所述栅极在部分 的漂移区的上方。
4. 根据权利要求1所述的射频LDM0S器件，其特征是，所述栅极和栅掩蔽层之间由绝缘 材料的隔离结构所隔开；所述栅极和栅掩蔽层的外侧均具有绝缘材料的侧墙结构；所述隔 离结构与侧墙结构是由同一层绝缘材料经干法反刻后分别形成的。
5. 根据权利要求1所述的射频LDM0S器件，其特征是，在源区上方、漏区上方、 所述栅极上方、所述栅掩蔽层上方均具有金属硅化物。
6. -种射频LDM0S器件的制造方法，其特征是，包括如下步骤： 第1步，在重掺杂第一导电类型的硅衬底上具有轻掺杂第一导电类型的外延层，采用 离子注入和退火工艺在外延层中形成第二导电类型的漂移区； 或者，也可以将外延层省略掉，这样其后的各结构与工艺均直接在衬底上进行； 第2步，在整个硅片表面淀积或热氧化生长出第一氧化硅； 第3步，采用光刻和刻蚀工艺去除掉部分第一氧化硅，剩余的第一氧化硅仅在部分漂 移区的上方；以热氧化工艺在暴露的硅材料的表面生长出第二氧化硅，第二氧化硅与第一 氧化硅的侧面接触，并且第二氧化硅的厚度 < 第一氧化硅的厚度； 第4步，先在整个硅片表面淀积多晶硅，再采用光刻和刻蚀工艺去除掉部分第二氧 化硅上方的多晶硅，剩余的多晶硅覆盖在全部的漂移区上方、以及其余部分第二氧化硅上 方； 第5步，在裸露的第二氧化硅的位置对外延层注入第一导电类型的杂质并进行退火， 从而形成与漂移区的侧面相接触的沟道掺杂区； 第6步，采用光刻和刻蚀工艺将多晶硅刻蚀为独立的栅极和栅掩蔽层两部分；所述栅 极仅在第二氧化硅的上方，所述栅掩蔽层仅在第一氧化硅的上方，并且栅极与栅掩蔽层之 间相隔有空隙；所述栅极下方的第二氧化硅作为栅氧化层；所述栅极的一部分在漂移区的 上方；所述栅掩蔽层仅在漂移区的上方； 第7步，先在整个硅片表面淀积第三氧化硅，至少将所述栅极与栅掩蔽层之间的空隙 填充满；然后采用干法反刻工艺去除硅片表面的第三氧化硅，在所述栅极与栅掩蔽层之间 的空隙中残留的第三氧化硅作为隔离结构，在所述栅极与栅掩蔽层的外侧壁残留的第三氧 化硅作为侧墙结构； 第8步，先以光刻和刻蚀工艺，去除掉侧墙结构外侧的第二氧化硅、以及第一氧化硅远 离第二氧化硅那一端的部分，以形成两个窗口；再对这两个窗口采用第二导电类型杂质的 源漏注入和快速热退火艺分别形成源区和漏区；此时，沟道掺杂区在栅氧化层的下方与源 区侧面相邻，还在源区的下方； 第9步，先在整个硅片淀积一层金属，然后采用高温热退火工艺在该层金属与裸露的 硅材料相接触的位置形成金属硅化物； 第10步，采用光刻和刻蚀工艺在源区中刻蚀出深孔；在该深孔中填充金属形成下沉结 构；所述下沉结构连接源区、沟道掺杂区和衬底； 或者，所述深孔改为沟槽。
7. 根据权利要求6所述的射频LDMOS器件的制造方法，其特征是，所述方法第2步中， 第一氧化硅的厚度大于1000A。
8. 根据权利要求6所述的射频LDM0S器件的制造方法，其特征是，所述方法第4步中， 在淀积多晶硅时原位掺杂第二导电类型的杂质，或者在淀积多晶硅之后进行一次或多次注 入第二导电类型的杂质。
9. 根据权利要求6所述的射频LDM0S器件的制造方法，其特征是，所述方法第5步中， 离子注入具有一定的倾斜角度，从而使沟道掺杂区更容易向漂移区的方向延伸，并且与漂 移区的侧面相接触。
【文档编号】H01L29/78GK104218080SQ201310211950
【公开日】2014年12月17日 申请日期:2013年5月31日 优先权日:2013年5月31日
【发明者】钱文生 申请人:上海华虹宏力半导体制造有限公司