用于封装的铜表面处理的制作方法

用于封装的铜表面处理的制作方法
【专利摘要】本发明涉及用于封装的铜表面处理。管芯具有顶面，及具有在管芯顶面上方突出的一部分的金属柱。金属柱的侧壁具有纳米线。管芯与封装衬底相接合。底部填充填充至管芯和封装衬底之间的间隔内。
【专利说明】用于封装的铜表面处理

【技术领域】
[0001]本申请涉及半导体领域，更具体地，涉及用于封装的铜表面处理。

【背景技术】
[0002]在形成集成电路的过程中，诸如晶体管的器件首先在属于晶圆一部分的半导体衬底的表面处形成。然后，互连结构形成在半导体衬底和器件上方。诸如金属凸块的电连接件形成在半导体晶圆的表面上，以便可以对器件进行存取。晶圆被锯切成多个半导体管芯。
[0003]半导体管芯的封装可以通过回流焊工艺实施。在封装中，对焊料区域进行回流，以将半导体管芯和诸如器件管芯、中介层、封装衬底等的其他封装组件相接合。在接合后，在半导体管芯与相应的接合封装组件之间可能会存在间隙。底部填充物通常被配置在间隙中并且被固化。底部填充物保护焊料区域及周围的结构。


【发明内容】

[0004]为解决上述问题，本发明提供了一种器件，包括:管芯，包括:顶面；以及金属柱，包括在所述管芯的所述顶面上方突出的一部分，其中，所述金属柱的侧壁包括纳米线。
[0005]其中，所述金属柱包括位于所述金属柱的顶面上的焊料区域，并且所述顶面不包括纳米线。
[0006]其中，所述纳米线包括氢氧化铜(Cu (OH)2)和碳酸铜(CuCO3)。
[0007]其中，所述纳米线在纵向上具有基本上平行于所述管芯的顶面的整体趋势。
[0008]其中，所述纳米线的平均粗糙度大于约40nm。
[0009]其中，所述纳米线的平均间距小于约500nm。
[0010]该器件进一步包括:封装组件，所述金属柱通过焊料区域接合至所述封装组件，所述焊料区域位于所述金属柱的顶面上；以及底部填充物，位于所述封装组件和所述管芯之间的间隙中，所述底部填充物与所述纳米线物理接触。
[0011]此外，还提供了一种封装件，包括:管芯，包括:铜柱，位于所述管芯的顶面处，所述铜柱的侧壁包括纳米线，所述纳米线包括碳酸铜(CuCO3),并且所述铜柱的顶面基本上不包括碳酸铜；封装衬底；以及焊料区域，将所述管芯的所述顶面接合至所述封装衬底。
[0012]其中，所述纳米线进一步包括氢氧化铜(Cu(OH)2),以及所述氢氧化铜和所述碳酸铜的总原子百分比高于约60%。
[0013]该封装件进一步包括:一氧化铜层(CuO)，位于所述铜柱的上方；以及氧化铜(Cu2O)层，位于所述一氧化铜层和所述铜柱之间。
[0014]其中，所述纳米线的平均长度与所述纳米线的平均宽度的比率大于约1.5。
[0015]其中，所述纳米线的平均粗糙度大于约120nm。
[0016]其中，所述纳米线的平均间距小于约500nm。
[0017]其中，所述碳酸铜的第一原子百分比高于在自然铜氧化物中的所述碳酸铜的第二原子百分比。
[0018]此外，还提供了一种方法，包括:对芯片实施化学处理以在金属柱的侧壁上产生纳米线，其中，所述金属柱包括在所述芯片中并且突出超过所述芯片的顶面；将所述芯片接合至封装组件，焊料区域将所述金属柱的顶面连接至所述封装组件；以及将底部填充物配置在所述芯片和所述封装组件之间，所述底部填充物与所述金属柱的所述侧壁相接触。
[0019]其中，对其中具有所述芯片的晶圆实施所述化学处理，并且所述方法进一步包括:在所述化学处理之后且在所述接合步骤之前，对所述晶圆实施管芯锯切以使所述芯片与所述晶圆分离。
[0020]其中，通过在化学溶液中处理所述管芯来实施所述化学处理，所述化学溶液包括溶解在水中的化学试剂，并且所述化学试剂选自主要包含亚氯酸钠(NaC102)、氢氧化钠(NaOH)、磷酸钠(NaPO4)和它们的组合的组。
[0021]其中，所述化学试剂包括NaC102、Na0H和NaPO4。
[0022]其中，实施所述化学处理的化学溶液的温度介于约70°C到约100°C之间。
[0023]其中，实施所述化学处理的时间介于约10分钟到约40分钟之间。

【专利附图】

【附图说明】
[0024]为了更全面地理解实施例及其优点，现将结合附图所进行的描述作为参考，其中:
[0025]图1至图5是根据示例性实施例的晶圆形成和锯切的中间步骤的截面图；以及
[0026]图6至图8示出了根据示例性实施例的从晶圆上锯切的封装组件与另一个封装组件相接合的截面图。

【具体实施方式】
[0027]下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本发明的范围。
[0028]根据不同实施例，本公开提供了一种用于处理连接件并将包括连接件的管芯分别连接起来的方法。结合一些实例性的实施例，描述了处理过程和连接过程的中间状态。讨论了实施例的变化。在本公开全部的不同视图和描述性的实施例中，相同的参考符号用来指定相同的元件。
[0029]参照图1，提供了晶圆2。在一些实施例中，晶圆2是器件晶圆。因此，晶圆2上的衬底10可以是诸如硅衬底的半导体衬底，当然，衬底10也可以由其他半导体材料形成，诸如硅锗、碳化硅、砷化镓等。可以包括晶体管、二极管、电阻器等的半导体器件14可以形成在衬底10的表面。互连结构12进一步形成在衬底10的上方。互连结构12可以包括介电层(未不出)，介电层可以包括层间介电层和金属间介电层(IMD)。互连结构12进一步包括在介电层中形成的金属线和通孔(未示出)并且电连接至半导体器件14。金属线和通孔可以由铜或铜合金形成。
[0030]在备选实施例中，晶圆2是中介层晶圆，且晶圆2基本上不包括有源器件(诸如晶体管)和无源器件(诸如电阻器、电容器、电感器等)。在这些实施例中，衬底10可以由半导体材料或介电材料形成，电连接件可以形成在衬底10的相对侧上并相互电连接。在备选实施例中，晶圆2是中介层晶圆且晶圆2基本上不包括源器件，但晶圆2中包括无源器件。
[0031]金属焊盘16形成在互连结构12上方。金属焊盘16可以包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、镍(Ni)、钨(W)、以上材料的合金、和/或以上材料的多层。在一些示例性实施例中，金属焊盘16包括铝铜。金属焊盘16可以(例如，通过在其下的互连结构12)电连接至半导体器件14。在一些实施例中，形成钝化层(未示出)以覆盖金属焊盘16的边缘部分。钝化层可由氧化硅、氮化硅、或以上材料的多层形成。
[0032]凸块下金属(UBM) 18形成在金属焊盘16上方且电连接至金属焊盘16。在一些实施例中，如图1所示，UBM18形成在金属焊盘16上方且与金属焊盘16相接触。在备选实施例中，形成后钝化互连(PPI，未示出)结构以将金属焊盘16电连接至UBM18，其中UBM18可以设置(land)在PPI的焊盘上。在一些示例性实施例中，UBM18的每一个均包括势垒层(未示出)及在势垒层上方的晶种层(未示出)。势垒层可以延伸到顶部介电层20中的开口内，其可以包括诸如聚酰亚胺、苯并环丁烯(BCB)、聚苯并噁唑(PBO)等的聚合物。势垒层可以是钛层、氮化钛层、钽层、氮化钽层、或由钛合金或钽合金形成的层。晶种层的材料可以包括铜或铜合金，当然，也可使用其他金属，诸如银、金、铝、钯、镍、镍合金、钨合金、铬、铬合金、以及以上材料的组合。
[0033]金属柱22形成在UBM18上方且电连接至UBM18。金属柱22的一部分突出到介电层20的上方，其中介电层20是晶圆2的表面介电层。在一些实施例中，金属柱22通过电镀形成。金属柱22的每一个均可以至少包括含铜、铜合金等的下部。在一些示例性实施例中，金属柱22下部中的铜的重量百分比大于约98%，且可以大于约99.5%。金属柱22也可以包括基本上纯的铜。此外，在电镀时，金属柱22可以不包括氢和碳。焊料区域26形成在金属柱22的顶面上,且可以包括Sn-Ag焊料、Sn-Cu焊料、Sn-Ag-Cu焊料等。焊料区域26可以是无铅的或含铅的，诸如，Sn-Pb共融合金。焊料区域26的形成包括在金属柱22的每一个的上方镀焊料层，以及对焊料层进行回流以形成焊料区域26。在回流之后，焊料区域26具有圆形顶面。另一方面，金属柱22的下部由在典型焊料熔融温度下不熔融的非回流材料形成。因此，金属柱22的侧壁表面22A可以在回流后基本保持垂直。
[0034]在一些实施例中，金属柱22的每一个均包括作为顶部的金属层24，其中金属层24可以包括镍、钯等。在备选实施例中，不形成金属层24，金属柱22的每一个的全部可以是含铜柱(copper-containing pillar)。
[0035]在一些实施例中，UBM18、金属柱22和预焊料(pre-solder)区域26的形成包括使用物理汽相沉积(PVD)或其他可应用方法形成覆盖(blanket)UBM层(未示出，其中UBM18是覆盖UBM层的一部分)。然后，形成诸如光刻胶(未示出)的掩膜层并图案化，以便露出覆盖UBM层的一部分。然后，金属柱22和预焊料区域26在掩膜层的开口中和覆盖UBM层的上方进行电镀。在去除掩膜层之后，去除覆盖UBM层的一部分(该部分未被金属柱22和预焊料区域26覆盖)。
[0036]参照图2，在晶圆2上实施化学处理。在一些实施例中，化学处理包括在化学溶液30 (放置在容器32中)中处理晶圆2。化学溶液30包括诸如溶解在水中的亚氯酸钠(NaC102)、氢氧化钠(NaOH)、和/或磷酸钠(NaPO4)的水溶性化学试剂。在一些实施例中，化学溶液30可以通过在每升水中溶解约18克到约75克的NaClO2、约5克到约20克的NaOH、和约50克到约200克的NaP04*12H20制得。因此，NaClO2的重量百分比(包括水的质量)可介于约1.6%到5.8%之间，NaOH的重量百分比可介于0.5%到1.5%之间，NaP04*12H20的重量百分比可介于4.7%到15.5%之间。
[0037]在化学处理过程中，化学溶液30可以加热至例如介于约70°C到约100°C之间的温度。晶圆2可以浸没到化学溶剂30中，例如，可以浸入约10分钟到约40分钟之间。在化学处理之后，从化学溶液30中取出晶圆2，并如图3所示使用去离子水29进行冲洗。由于进行了冲洗，从而去除了晶圆2表面上的残留化学试剂。
[0038]又如图3所示,金属柱22包括侧壁表面22k和顶面22B。顶面22B可以通过焊料区域26覆盖。此外，在一些实施例中，金属柱22的含铜部分可以被金属层24覆盖，金属层24包括镍、钯等。露出金属柱22的侧壁表面22A并通过化学溶液30进行处理。因此，由于进行了化学处理，侧壁表面22A成为草地状(grassplot-like)。在形成金属层24的实施例中，草地状结构形成在金属柱22的含铜部分的侧壁表面22A上,而金属层24的侧壁表面上可以不具有形成在其上的草地状结构。
[0039]图4示出了处理侧壁表面22A的原理性的截面图。图4中描绘的图案反映了通过使用X射线光电子能谱(XPS)获得的视图，用于观察侧壁表面22A。如图4所示，侧壁表面22A包括密实的纳米线23 (包括Cu2O结晶)。在一些实施例中，尽管纳米线23可以倾斜或轻微弯曲，但纳米线23可以总体上在垂直于相应侧壁表面22A的平面的方向上延伸。因此，纳米线23的方向可以大致平行于晶圆2的顶面(如图3所示)，晶圆2的顶面也可以是介电层20的顶面(如图3所示)。纳米线23可以具有小于约500nm的平均间距。侧壁表面22A的平均表面粗糙度可以大于约40nm，且在一些实施例中可以介于约40nm到80nm之间。平均表面粗糙度也可以大于约80nm，且在一些实施例中可以大于约120nm。此外，纳米线23的平均长度与平均宽度的比率可以大于约1.5，且在一些实施例中可以大于约5，或大于约
10。XPS分析进一步指出，纳米线23包括Cu和Cu20。XPS的结果显示出可以在纳米线23和层28A (由Cu2O形成)之间存在包括CuO的层28B。层28A可以与金属柱22相接触。
[0040]参照图3，由于焊料区域26的保护，纳米线23不形成在金属柱22的顶面22A上。纳米线23也可以不形成在焊料区域26和/或金属层24上。纳米线23具有总体上垂直于表面22A的延伸方向(纵长方向)，纳米线23可以基本平行于晶圆2的顶面。
[0041]在侧壁表面22A上也执行能量色散谱(EDS)分析。EDS的结果显示纳米线23可以包括一氧化铜(CuO)，在纳米线23中CuO的原子百分比大于约15%，或大于约20%。这一原子百分比高于将铜暴露在空气中所形成的自然的铜氧化物的原子百分比(约13%)。此外，纳米线23包括高百分比的氢原子和碳原子。EDS分析的结果指出纳米线23包括氢氧化铜(Cu (OH) 2)和/或碳酸铜(CuC03)。例如，EDS分析结果指出Cu (OH) 2和CuCO3的总原子百分比可以大于约60%。这一数值也显著高于自然的铜氧化物中的相应的原子百分比(约13%)。Cu和Cu2O (后文中称为Cu+Cu20)混合物的原子百分比也可以小于约15%。这一数值显著小于自然的铜氧化物中的相应的原子百分比(约74%)。
[0042]在接下来的步骤中，如图5所示，实施管芯锯切以将晶圆2锯切成管芯(也成为芯片)100。可以使用刀片31实施管芯锯切，通过晶圆2的划线33进行切割。然后，如图6和图7所示，管芯100通过焊料接合与封装组件200相接合。如图6所示，管芯100放置在封装组件200的上方。封装组件200可以是封装衬底，根据示例性实施例，封装衬底可以是增层衬底(build-up substrate)ο在备选实施例中，封装组件200可以是中介层、印刷电路板(PCB)等。封装组件200包括金属连接件202，例如，金属连接件202可以是金属焊盘。预焊料区域(未示出)也可以由金属连接件202的顶部部分形成。管芯100通过预焊料区域26与金属连接件202相对放置。在管芯100的每一个的放置后，轻压相应的管芯100，以便使其保持在封装组件200上。
[0043]在所有管芯100都放置在封装组件200上后，实施回流，且产生的结构如图7所示。因此，回流焊料区域26 (如图7所示)和封装组件200上的焊料区域(若有的话)，以形成焊料区域40。然后，再如图7所示，(例如，使用分配器43)将底部填充物42配置到管芯100和封装组件200之间的间隙内。之后烘烤配置的底部填充物42，从而使其固化。底部填充物42与金属柱22的侧壁表面22k相接触。
[0044]参照图8，焊球44放置在封装组件200的一侧上，与之相对的一侧与侧部管芯100接合。然后对焊球44进行回流。之后，图8所示的结构可以沿着划线204被锯切成多个封装，封装的每一个均包括一块封装组件200和一个管芯100。
[0045]由于纳米线23 (如图4所示)的存在，金属柱22的侧壁表面22A比自然的铜氧化物的表面更粗糙。底部填充物42与纳米线23相接触并可以填入纳米线23之间的间隙。这导致纳米线23和底部填充物42之间产生互锁力(interlock force)，因而增强了底部填充物42和金属柱22之间的附着。实验结果指出，通过实施根据本公开实施例的化学处理(如图2所示)，处理的侧壁表面22A和底部填充物42之间的附着力是管芯100中金属柱的未处理的侧壁与底部填充物之间的附着力的两倍。侧壁表面22k和底部填充物42之间不应具有分层，以使侧壁表面22A和底部填充物42之间具有良好的附着。但是，如果未实施处理，侧壁表面22A和底部填充物42之间发生分层的可能性将较高。当分层发生时，分层可能进一步扩张至芯片100中的底部填充物42和介电层20之间的界面处，导致可靠性的问题进而影响封装。
[0046]根据一些实施例，管芯具有顶面，且金属柱具有在管芯顶面上方突出的一部分。金属柱的侧壁具有纳米线。管芯接合至封装衬底。底部填充填充到管芯和封装衬底之间的间隙中。
[0047]根据其他实施例，封装包括管芯，封装衬底，及将管芯的顶面和封装衬底相接合的焊料区域。管芯包括位于管芯顶面的铜柱，其中铜柱的侧壁包括纳米线，纳米线包括碳酸铜(CuCO3)0铜柱的顶面基本上不受碳酸铜影响。
[0048]根据另一些实施例，一种方法包括在芯片上实施化学处理以在金属柱的侧壁上产生纳米线。金属柱包括在芯片中且突出超过芯片的顶面。芯片与封装组件相接合，其中，焊料区域将金属柱的顶面连接至封装组件。底部填充被配置到芯片和封装组件之间，其中底部填充与金属柱的侧壁相接触。
[0049]尽管已经详细地描述了本发明及其部件，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结构的工艺、机器、制造、材料组分、装置、方法或步骤本发明可以被使用。相应的，附加的权利要求意指包括例如工艺、机器、制造、材料组分、装置、方法或步骤的范围。此外，每个权利要求构成一个独立的实施例，并且不同权利要求及实施例的组合均在本公开的范围之内。
【权利要求】
1.一种器件，包括: 管芯，包括: 顶面；以及 金属柱，包括在所述管芯的所述顶面上方突出的一部分，其中，所述金属柱的侧壁包括纳米线。
2.根据权利要求1所述的器件，其中，所述金属柱包括位于所述金属柱的顶面上的焊料区域，并且所述顶面不包括纳米线。
3.根据权利要求1所述的器件，其中，所述纳米线包括氢氧化铜(Cu(OH)2)和碳酸铜(CuCO3 )。
4.根据权利要求1所述的器件，其中，所述纳米线在纵向上具有基本上平行于所述管芯的顶面的整体趋势。
5.根据权利要求1所述的器件，其中，所述纳米线的平均粗糙度大于约40nm。
6.根据权利要求1所述的器件，其中，所述纳米线的平均间距小于约500nm。
7.根据权利要求1所述的器件，进一步包括: 封装组件，所述金属柱通过焊料区域接合至所述封装组件，所述焊料区域位于所述金属柱的顶面上；以及 底部填充物，位于所述封装组件和所述管芯之间的间隙中，所述底部填充物与所述纳米线物理接触。
8.一种封装件，包括: 管芯，包括: 铜柱，位于所述管芯的顶面处，所述铜柱的侧壁包括纳米线，所述纳米线包括碳酸铜(CuCO3),并且所述铜柱的顶面基本上不包括碳酸铜； 封装衬底；以及 焊料区域，将所述管芯的所述顶面接合至所述封装衬底。
9.根据权利要求8所述的封装件，其中，所述纳米线进一步包括氢氧化铜(Cu(OH)2),以及所述氢氧化铜和所述碳酸铜的总原子百分比高于约60%。
10.一种方法，包括: 对芯片实施化学处理以在金属柱的侧壁上产生纳米线，其中，所述金属柱包括在所述芯片中并且突出超过所述芯片的顶面； 将所述芯片接合至封装组件，焊料区域将所述金属柱的顶面连接至所述封装组件；以及 将底部填充物配置在所述芯片和所述封装组件之间，所述底部填充物与所述金属柱的所述侧壁相接触。
【文档编号】H01L23/488GK104051378SQ201310311846
【公开日】2014年9月17日 申请日期:2013年7月23日 优先权日:2013年3月11日
【发明者】张志鸿, 郭庭豪 申请人:台湾积体电路制造股份有限公司