侧墙结构及其形成方法
【专利摘要】本发明提出一种侧墙结构及其形成方法，在所述栅介质层和栅极的两侧形成多个组合侧墙，所述组合侧墙包括第一侧墙和第二侧墙；接着去除所述第二侧墙，使两个相邻的第一侧墙之间存在空隙，可以降低栅极与其他半导体器件或金属连接线之间的电容，从而提高半导体器件的反应速度，减少电压的损耗。
【专利说明】侧墙结构及其形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种侧墙结构及其形成方法。
【背景技术】
[0002]随着半导体器件特征尺寸的持续降低，在相同区域中形成的器件数量增加，进而导致半导体器件之间或者栅极与连接线之间的电容越来越大。通常情况下，半导体器件反应速度主要是由栅延时(￠￡11:6 061^7)和信号的传播延时06137)决定的，所述传播延时又称为％延时，I？是金属导线的电阻，￠:是内部电介质层形成的电容。当电容越来越大时，半导体器件的延时较长，也就是半导体器件反应速度降低，同时，电容越大还会造成半导体器件电压的损耗越大。
[0003]请参考图1，现有技术中半导体器件结构包括:半导体衬底10 ；依次形成在半导体衬底10表面的栅氧化层20以及栅极30 ；形成于所述栅氧化层20以及栅极30两侧的侧墙40。
[0004]其中，所述侧墙40的材质通常为氮化硅，其&值较高，随着半导体器件的密度越来越高，半导体器件之间或者栅极与连接线之间的电容将越来越大，那么如何才能降低电容，提高半导体器件的反应速度，减少电压的损耗便成为本领域技术人员急需解决的技术问题。
【发明内容】
[0005]本发明的目的在于提供一种侧墙结构及其形成方法，能够降低半导体器件之间或者栅极与连接线之间的电容。
[0006]为了实现上述目的，本发明提出一种侧墙的形成方法，包括步骤:
[0007]提供半导体衬底，所述半导体衬底上依次形成有栅介质层和栅极；
[0008]在所述栅介质层和栅极的两侧形成至少一个组合侧墙，每一所述组合侧墙均包括一第一侧墙和一第二侧墙，所述第二侧墙位于所述第一侧墙之间；
[0009]刻蚀去除所述第二侧墙，使所述第一侧墙之间出现空隙。
[0010]进一步的，在所述侧墙的形成方法中，所述组合侧墙的个数为1?10个。
[0011]进一步的，在所述侧墙的形成方法中，所述第一侧墙的材质为氮化硅。
[0012]进一步的，在所述侧墙的形成方法中，所述第一侧墙的厚度范围是10埃?200埃。
[0013]进一步的，在所述侧墙的形成方法中，所述第二侧墙的材质为锗硅。
[0014]进一步的，在所述侧墙的形成方法中，所述锗硅的锗原子占10%?90%。
[0015]进一步的，在所述侧墙的形成方法中，所述第二侧墙的厚度范围是10埃?200埃。
[0016]进一步的，在所述侧墙的形成方法中，刻蚀去除所述第二侧墙使用的气体为!101、只此、012或此2中的一种或多种。
[0017]进一步的，在所述侧墙的形成方法中，在刻蚀去除所述第二侧墙之后，在所述组合侧墙以及半导体衬底表面形成层间介质层。
[0018]进一步的，在所述侧墙的形成方法中，所述半导体衬底的材质为硅。
[0019]进一步的，本发明还提出一种侧墙结构，采用如上文所述的任意一种方法形成，所述侧墙结构包括:
[0020]半导体衬底；依次形成在所述半导体衬底上的栅介质层和栅极；形成在所述栅介质层和栅极两侧的多个第一侧墙，所述第一侧墙之间形成有空隙。
[0021]与现有技术相比，本发明的有益效果主要体现在:在所述栅介质层和栅极的两侧形成多个组合侧墙，所述组合侧墙包括第一侧墙和第二侧墙；接着去除所述第二侧墙，使两个相邻的第一侧墙之间存在空隙，可以降低栅极与其他半导体器件或金属连接线之间的电容，从而提高半导体器件的反应速度，减少电压的损耗。
【专利附图】
【附图说明】
[0022]图1为现有技术中半导体器件的结构剖面示意图；
[0023]图2为本发明一实施例中侧墙形成方法的流程图；
[0024]图3-图7为本发明一实施例中侧墙形成过程中的结构剖面示意图。
【具体实施方式】
[0025]以下结合附图和具体实施例对本发明提出的侧墙结构及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0026]请参考图2，在本实施例中，提出一种侧墙的形成方法，包括步骤:
[0027]8100:提供半导体衬底100，所述半导体衬底100上依次形成有栅介质层200和栅极300，如图3所示；
[0028]其中，所述半导体衬底可以为单晶硅、多晶硅或绝缘体上硅；所述栅介质层200的材质为二氧化硅；所述栅极300可以为多晶硅栅极或金属栅极。
[0029]8200:在所述栅介质层200和栅极300的两侧形成至少一个组合侧墙，每一组所述组合侧墙均包括第一侧墙400和第二侧墙500，所述第二侧墙500位于所述第一侧墙400之间；
[0030]具体的，多个所述组合侧墙的形成方法如下:
[0031]首先，在所述栅介质层200和栅极300的两侧形成所述第一侧墙400，如图3所示；所述第一侧墙400的材质为氮化硅，其厚度范围是10埃?200埃，例如是50埃；
[0032]接着，在所述第一侧墙400的两侧形成所述第二侧墙500，如图4所示；所述第二侧墙500的材质为锗硅，其中，锗硅的锗原子占10%?90%，所述第二侧墙500的厚度范围是10埃?200埃，例如是50埃；
[0033]接着，在所述第二侧墙500的两侧形成所述第一侧墙400，如图5所示；同样的，所述第一侧墙400的材质为氮化硅，其厚度范围是10埃?200埃，例如是50埃；
[0034]接着，在所述第一侧墙400的两侧形成所述第二侧墙500，如图6所示；所述第二侧墙500的材质为锗硅，其中，锗硅的锗原子占10%?90%，所述第二侧墙500的厚度范围是10埃?200埃，例如是50埃。
[0035]所述组合侧墙的个数为1?10个，具体个数可以根于工艺进行选择。
[0036]8300:刻蚀去除所述第二侧墙500，使所述第一侧墙400之间出现空隙600，如图7所示；
[0037]其中，刻蚀去除所述第二侧墙500使用的气体为此1、耶012或此2中的一种或多种；去除所述第二侧墙500之后，所述第一侧墙400之间出现空隙能够作为侧墙；由于不同电介质的介电常数&值不同，电介质的&值越小，电容也就越小，而真空的&值为1，在所有材料中最低，空气的V值为1.0006也十分小。使用空隙作为侧墙能够很大程度的降低栅极与其他半导体器件或金属连接线之间的电容。
[0038]在本实施例中，在刻蚀去除所述第二侧墙500之后，在所述组合侧墙以及半导体衬底100表面形成层间介质层(图未不
[0039]在本实施例中，还提出一种侧墙结构，采用上述方法形成，所述侧墙结构包括:
[0040]半导体衬底100 ；依次形成在所述半导体衬底100上的栅介质层200和栅极300 ；形成在所述栅介质层200和栅极300两侧的多个第一侧墙400，所述第一侧墙400之间形成有空隙600。
[0041〕 综上，在本发明实施例提供的侧墙结构及其形成方法中，在所述栅介质层和栅极的两侧形成多个组合侧墙，所述组合侧墙包括第一侧墙和第二侧墙；接着去除所述第二侧墙，使两个相邻的第一侧墙之间存在空隙，可以降低栅极与其他半导体器件或金属连接线之间的电容，从而提高半导体器件的反应速度，减少电压的损耗。
[0042]上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属【技术领域】的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
【权利要求】
1.一种侧墙的形成方法，包括步骤: 提供半导体衬底，所述半导体衬底上依次形成有栅介质层和栅极； 在所述栅介质层和栅极的两侧形成至少一个组合侧墙，每一所述组合侧墙均包括一第一侧墙和一第二侧墙，所述第二侧墙位于所述第一侧墙之间； 刻蚀去除所述第二侧墙，使所述第一侧墙之间出现空隙。
2.如权利要求1所述的侧墙的形成方法，其特征在于，所述组合侧墙的个数为1?10个。
3.如权利要求1所述的侧墙的形成方法，其特征在于，所述第一侧墙的材质为氮化硅。
4.如权利要求3所述的侧墙的形成方法，其特征在于，所述第一侧墙的厚度范围是10埃?200埃。
5.如权利要求1所述的侧墙的形成方法，其特征在于，所述第二侧墙的材质为锗硅。
6.如权利要求5所述的侧墙的形成方法，其特征在于，所述锗硅的锗原子占10%?90%。
7.如权利要求5所述的侧墙的形成方法，其特征在于，所述第二侧墙的厚度范围是10埃?200埃。
8.如权利要求1所述的侧墙的形成方法，其特征在于，刻蚀去除所述第二侧墙使用的气体为！101、或此2中的一种或多种。
9.如权利要求1所述的侧墙的形成方法，其特征在于，在刻蚀去除所述第二侧墙之后，在所述组合侧墙以及半导体衬底表面形成层间介质层。
10.如权利要求1所述的侧墙的形成方法，其特征在于，所述半导体衬底的材质为硅。
11.一种侧墙结构，采用如权利要求1至10中任意一种方法形成，所述侧墙结构包括: 半导体衬底；依次形成在所述半导体衬底上的栅介质层和栅极；形成在所述栅介质层和栅极两侧的多个第一侧墙，所述第一侧墙之间形成有空隙。
【文档编号】H01L29/423GK104425230SQ201310407966
【公开日】2015年3月18日 申请日期:2013年9月9日 优先权日:2013年9月9日
【发明者】禹国宾 申请人:中芯国际集成电路制造(上海)有限公司