金属沟渠减噪结构及其制造方法
【专利摘要】本发明涉及一种金属沟渠减噪结构及其形成方法，所述的金属沟渠减噪结构包含位于基材中的沟渠、位于沟渠内壁上的绝缘层、覆盖基材与绝缘层的层间介电层，和位于基材上穿过层间介电层而填满沟渠的金属层，其中，金属层可以为接地或是浮置状态。本发明金属沟渠减噪结构可以屏蔽或者迅速抽走在基材中耦合的噪声干扰，从而用来避免敏感的讯号区遭受基材中耦合噪声的干扰。
【专利说明】金属沟渠减噪结构及其制造方法
【技术领域】
[0001]本发明关于一种金属沟渠减噪结构及其制造方法。尤有关于一种深金属沟渠减噪结构及其制造方法，用来避免敏感的讯号区遭受基材(substrate)中稱合(coupling)噪声的干扰。
【背景技术】
[0002]一般说来，如图11所示，半导体元件通常是位于基材10上不同元件区41的多种半导体元件40。视情况需要，元件区41可以包含各种电子元件，例如，不同的相邻元件区41包含产生不同讯号种类的电子元件。举例而言，不同的元件区41可以是数字电路元件区42、射频电路元件区43、或是模拟电路元件区44。由于不同功能的元件区41会产生不同种类的讯号，这些讯号可能会藉由基材而彼此耦合，或是成为其他讯号的噪声(noise)。
[0003]一般说来，不同功能的元件区41，对于噪声会有不同的忍受程度。例如，数字电路元件区42会产生数字讯号。一方面，此数字讯号即使夹带相当程度的噪声，依然不会影响此数字讯号的质量。另一方面，无论是纯粹的数字讯号本身，或是其相关噪声，都有可能成为其它较为敏感讯号种类的噪声。也就是说，数字讯号本身不怕噪声，但是却有可能成为其它较为敏感讯号种类的噪声源。
[0004]但是对于模拟电路元件区44或是射频电路元件区43而言，对于噪声的忍受程度就比数字电路元件区42要低，特别是不同的射频电路元件区43彼此也有可能会相互干扰。例如，当相同频率的不同射频电路元件区43太过靠近时，彼此皆有可能成为对方的干扰噪声。或是，当高/低频率的不同射频电路元件区43太过靠近时，低频率的射频电路元件区有可能成为高频率的射频电路元件区的干扰噪声。而不同的模拟电路元件区44彼此也可能会相互干扰。再加上芯片的元件密度不断增加，不同的元件区彼此距离越来越近，干扰噪声会越来越强烈，因此需要有新的方式，来尽量降低，甚至消除不同的元件区之间通过基材耦合的噪声或是干扰，最好还能与目前的半导体制程兼容。
【发明内容】
[0005]有鉴于此，本发明于是提出一种金属沟渠减噪结构及其形成方法，用来抑制在基材(substrate)中耦合的噪声干扰。本发明金属沟渠减噪结构，具有深入基材中、接地或是浮置的金属桩(metal pillar),可以屏蔽或是迅速抽走在基材中稱合的噪声干扰,例如来自数字区的噪声，使得其他较为敏感地区的讯号，例如模拟区的讯号，不易被耦合或是干扰。
[0006]本发明首先提出一种金属沟渠减噪结构。本发明的金属沟渠减噪结构，包含基材、沟渠、绝缘层、层间介电层(Inter-Layer Dielectric Layer)与金属层。沟渠位于基材之中，可以穿透或是仅穿入基材中。绝缘层位于沟渠内壁之上，使得基材与金属层绝缘。层间介电层覆盖基材与绝缘层，但是暴露出沟渠。金属层位于基材上、穿过层间介电层而填满沟渠，其可以为第一层内连线金属层(Ml)。金属层可以是接地(grounded)或是浮置(floating),而将在基材中稱合的噪声迅速抽走(sucking),或是更完整屏蔽(shielding)其他较为敏感地区的讯号，避免在基材中稱合的异质讯号(hetero signal)会干扰其他较为敏感地区的讯号。
[0007]换句话说，本发明公开的金属沟渠减噪结构包含:一基材；一沟渠，位于该基材中；一绝缘层，位于该沟渠内壁上；一层间介电层，覆盖该基材与该绝缘层；以及一金属层，位于该基材上，穿过该层间介电层而填满该沟渠，其中，该金属层为接地与浮置其中一者。
[0008]其中，该沟渠穿过该基材成为一硅穿孔。
[0009]在本发明一实施方式中，该基材还包含:至少一元件区，其邻近该沟渠；以及一浅沟渠隔离，以包围该至少一元件区。[0010]较佳地，该至少一元件区包含一数字电路元件区、一模拟电路元件区、一仿造元件区以及一射频电路元件区。
[0011]该沟渠的深度大于5微米，优选地，沟渠的深度为30-100微米。
[0012]该金属层汲取来自该至少一元件区的一噪声。
[0013]对于该沟渠而言，该沟渠可以位于该仿造元件区中，并为该浅沟渠隔离所围绕。或者，该沟渠穿过该浅沟渠隔离，并为该浅沟渠隔离所围绕。或者，该沟渠共形地穿过该浅沟渠隔离，并为该浅沟渠隔离所围绕。
[0014]本发明其次提出一种形成金属沟渠减噪结构的方法。首先，提供覆盖有层间介电层之基材。其次，进行镶嵌制程。
[0015]此镶嵌制程包含以下的步骤。首先，形成镶嵌开口与沟渠，使得镶嵌开口位于层间介电层中，而沟渠穿过层间介电层并穿入基材中。其次，在沟渠内壁上形成绝缘层。然后，以金属同时填满镶嵌开口与沟渠，使得镶嵌开口成为镶嵌结构的一部分，而沟渠成为金属沟渠减噪结构。金属沟渠减噪结构可以为浮置。
[0016]在进行该镶嵌制程方法前，还包含:在该基材中形成一浅沟渠隔离；以及在该基材中形成至少一元件区，使得该浅沟渠隔离包围该至少一元件区，其中，该至少一元件区包含一数字电路元件区、一模拟电路元件区、一仿造元件区以及一射频电路元件区。
[0017]在一实施方式中，其中该沟渠较该至少一元件区为深。
[0018]在另一实施方式中，该金属沟渠减噪结构还包含形成一金属间介电层，其位于该层间介电层上而覆盖该层间介电层，其中该沟渠穿过该金属间介电层与该层间介电层。
[0019]在又一实施方式中，该沟渠穿过该浅沟渠隔离，并为该浅沟渠隔离所围绕。
[0020]在本发明一实施方式中，形成金属沟渠减噪结构的方法还包含将金属沟渠减噪结构与金属布线(metal routing)电连接,使得金属沟渠减噪结构成为接地(grounded)。
【专利附图】
【附图说明】
[0021]图1至图7为本发明形成金属沟渠减噪结构的方法示意图；
[0022]图8为金属沟渠减噪结构穿过层间介电层，并穿入基材中；
[0023]图9为金属沟渠减噪结构穿过金属间介电层与层间介电层，并穿入基材中；
[0024]图10将金属沟渠减噪结构转换成为硅穿孔结构；
[0025]图11为位于基材上不同元件区的半导体元件。
[0026]【符号说明】[0027]10基材
[0028]12背面
[0029]20层间介电层
[0030]30浅沟渠隔离
[0031]40半导体元件
[0032]41元件区
[0033]42数字电路元件区
[0034]43射频电路元件区
[0035]44模拟电路元件区
[0036]45仿造元件区
[0037]50金属沟渠减噪结构
[0038]51镶嵌开口
[0039]52沟渠
[0040]53内壁
[0041]54绝缘层
[0042]54A绝缘层
[0043]54B绝缘层
[0044]55金属层
[0045]56横向延伸部分
[0046]57垂直穿过部分
[0047]60金属间介电层
[0048]61金属布线
[0049]62外部电路
【具体实施方式】
[0050]本发明提供一种金属沟渠减噪结构及其制作方法。该金属沟渠减噪结构中的金属层能深入基材里，形成接地或是浮置的金属桩。该金属桩可以完整屏蔽或是迅速抽走在基材中耦合的噪声干扰，例如来自数字区的讯号，使得其他较为敏感地区的讯号，例如模拟区的讯号，不会因此被耦合或是干扰，而能有效保证个别讯号的纯粹与干净。
[0051]本发明首先提供一种形成金属沟渠减噪结构的方法。图1至图7为本发明形成金属沟渠减噪结构的方法示意图。首先，如图1所示，提供基材10。基材10可以是一种半导体基材,例如娃基底(silicon substrate)、嘉晶娃基板(epitaxial silicon substrate)、娃错半导体基板(silicon germanium substrate)、碳化娃基板(silicon carbidesubstrate)或娃覆绝缘(silicon-on-1nsulator, SOI)基底,但并不限于此。通常会将基材10接地。另外，在基材10之中，还可以预先形成有用作为电性隔离用的数个浅沟渠隔离30与各种半导体元件40。浅沟渠隔离30用来隔离彼此相邻的半导体元件40。形成浅沟渠隔离30的步骤，可以参考如下的方法。首先，使用硬屏蔽(图未示)在基材10中蚀刻出多个用来形成浅沟渠隔离的沟渠(图未示)。随后，将绝缘材料(图未示)填入先前所形成的沟渠(图未示)中，并于平坦化移除多余的绝缘材料(图未示)，最后再移除硬屏蔽(图未示)而得到浅沟渠隔离30。
[0052]其次，如图2所示，在基材10中完成浅沟渠隔离30后，又可以在基材10中形成视情况需要的半导体元件40，半导体元件40通常具有源极(图未示)、漏极(图未示)与栅极(图未示)。半导体元件40通常是各种位于不同元件区41的半导体元件40。视情况需要，元件区41包含各种电子元件，较佳者，不同的元件区41包含产生不同讯号种类的电子元件。例如，不同的元件区41可以是数字电路元件区42、射频电路元件区43、模拟电路元件区44或是仿造元件区45。
[0053]然后，在完成位于不同元件区41的半导体元件40后，如图3所示，又使用层间介电层20来覆盖基材10与完成的半导体元件40，使得基材10成为被层间介电层20覆盖的基材10。层间介电层20通常是一种绝缘材料，例如含硅或是含氧的绝缘材料(例如USG或FSG) ο
[0054]继续，如图4所示，在层间介电层20与基材10中进行镶嵌(damascene)制程。此镶嵌制程会得到深入基材10里的金属桩，而得以完整屏蔽或是迅速抽走在基材10中耦合的噪声。首先，如图4所示，形成所需要的镶嵌开口 51与沟渠52，使得镶嵌开口 51位于层间介电层20中，而沟渠52则穿过层间介电层20并穿入基材10中。可以使用公知的方法来形成镶嵌开口 51与沟渠52，例如可以使用光阻(图未示)搭配微影与蚀刻制程，来形成镶嵌开口 51与沟渠52。
[0055]较佳者，沟渠52的深度会尽量深入基材10中。在本发明一实施方式中，沟渠52较元件区41中至少一半导体元件40更深。例如，沟渠52的深度较元件区41中的任何半导体元件40都要深。或是，沟渠52的深度至少大于5 μ m(微米)。较佳者，沟渠52的深度可以是30μπι-100μπι左右。另外，沟渠52的宽度可以是3 μ m-10 μ m左右。通常而言，沟渠52的宽度可以影响沟渠52的深度。例如，沟渠52的宽度越大，就容易得到深度越大的沟渠52。较佳者，沟渠52的深度可以是宽度的10倍左右。
[0056]另外，在本发明另一实施方式中，如图5所示，沟渠52也可以穿过任何一个浅沟渠隔离30，例如介于元件区41间的浅沟渠隔离30，并为此浅沟渠隔离30所围绕。较佳者，此浅沟渠隔离30旁紧邻有较为敏感的元件区41，例如射频电路元件区43或是模拟电路元件区44。在本发明又一实施方式中，如图6所示,沟渠52也可以共形地(conformally)穿过浅沟渠隔离30，并为浅沟渠隔离30所围绕。亦即沟渠52与浅沟渠隔离30的形状具有大体上相同的轮廓，但沟渠52比浅沟渠隔离30深，浅沟渠隔离30比沟渠52窄而为其所围绕。
[0057]还有，视情况需要，如图4所示，沟渠52亦可以位于仿造元件区45中，并为浅沟渠隔离30所围绕。由于目前要求位于基材10中的半导体元件40的元件密度越高越好，所以，一般的元件区不见得有足够的空间能够容纳本发明的金属沟渠减噪结构50。因此，本发明亦不排除将沟渠52安排于仿造元件区45中，例如，用于仿造图案(dummy pattern)的仿造元件区45中，就可以节省基材10中容纳半导体元件40的面积。其中，仿造图案用于填补元件以增加元件密度或使元件相邻的环境对称。
[0058]再来,如图7所示,又在沟渠52的内壁53上形成绝缘层54。绝缘层54可以是任何与基材10兼容的绝缘材料，例如氧化硅，而可能具有不同的形状。例如，视情况需要，可以使用氧化法氧化含硅基材10，而得到位在沟渠52的内壁53上的绝缘层54A。或是，使用沉积法，例如电衆强化化学气相沉积(F1ECVD,Plasma Enhanced Chemical Vapor Deposition,又称等离子体增强化学气相沉积法)，而得到位在沟渠52的内壁53上的绝缘层54B。然而，无论是绝缘层54A或是绝缘层54B，都是绝缘层54的一种范例而已。
[0059]然后，如图8所示，以金属层55同时填满镶嵌开口 51与沟渠52，使得镶嵌开口 51、沟渠52与金属层55 —起成为金属沟渠减噪结构50。金属层55可能是第一层内连线金属层Ml的一部分，而可以是任何金属，较佳者为铜、钨、或是铝。导电金属层55即适合用来排空来自至少一元件区41的噪声。金属沟渠减噪结构50此时便成为深入基材50里的金属桩，而得以完整屏蔽或是迅速抽走在基材10中耦合的噪声。此时，如图8所示，金属沟渠减噪结构50可以与第一层内连线金属层Ml同步形成，也就是金属沟渠减噪结构50与第一层内连线金属层Ml为一体成形(integratedly formed)者。如果第一层内连线金属层Ml没有与外部电路(outer circuit)或电位电连接,金属层55也不会与外部电路电连接,于是金属沟渠减噪结构50则为浮置状态。
[0060]或是，如图9所示，在完成层间介电层20的步骤后不进行镶嵌制造，而是继续形成位于层间介电层20上的金属间介电层60,而后才在金属间介电层60与基材10中进行前述的镶嵌制程。此时，金属间介电层60位于层间介电层20上而覆盖层间介电层20。金属间介电层60通常是一种绝缘材料，例如含硅或是含氧的绝缘材料(USG或FSG)。如此一来，镶嵌制程也可以形成所需要的镶嵌开口 51与沟渠52，使得镶嵌开口 51位于金属间介电层60中，而沟渠52则穿过金属间介电层60与层间介电层20，并穿入基材10中。可以使用公知的方法形成镶嵌开口与沟渠，例如可以使用光阻(图未示)搭配微影与蚀刻制程，来形成镶嵌开口与沟渠。
[0061]如果在金属间介电层60与基材10中进行前述的镶嵌制程，金属沟渠减噪结构50则可能会与第二层内连线金属层M2同步形成，也就是金属沟渠减噪结构50与第二层内连线金属层M2为一体成形者。通常第二层内连线金属层M2会与金属布线(metal routing)61或是外部电路(outer circuit) 62电连接,所以，金属层55也可以与金属布线61或是外部电路62电连接，较佳地，使得金属沟渠减噪结构50成为接地状态。一般说来，第二层内连线金属层M2中的内连线通常会较第一层内连线金属层Ml中的内连线为粗，更适合迅速抽走基材中耦合的异质讯号，或是更完整屏蔽其他较为敏感地区的讯号。
[0062]在本发明一实施方式中，还可以进一步将金属沟渠减噪结构50转换成为硅穿孔(TSV，Through-Silicon Via)结构。如图10所示，在完成镶嵌制程后继续对基材10进行薄化制程，而从背面12薄化基材10，使得沟渠50成为穿过基材10的通孔。当金属沟渠减噪结构50的底部暴露在基材10的背面12时，金属沟渠减噪结构50即转换成为硅穿孔结构。
[0063]在经过以上的步骤后，本发形成金属沟渠减噪结构的方法即得到一种金属沟渠减噪结构50。请参考图8、图9或图10，本发明金属沟渠减噪结构50包含位于基材10中的元件区41、沟渠52、绝缘层54与金属层55、还有位于基材10上的层间介电层20。基材10可以是一种半导体基材，例如娃基底、嘉晶娃基板、娃错半导体基板、碳化娃基板或娃覆绝缘基底，但并不限于此。
[0064]在本发明中，位于基材10中的金属沟渠减噪结构50，可以另外被浅沟渠隔离30所围绕。视情况需要，金属沟渠减噪结构50也可以穿过任何一个浅沟渠隔离30，例如穿过介于元件区41间的浅沟渠隔离30，并为该浅沟渠隔离30所围绕。较佳者，该浅沟渠隔离30旁紧邻有较为敏感的元件区40,例如射频电路元件区43或是模拟电路元件区44。在本发明又一实施方式中，如图6所示，沟渠52也可以共形地穿过浅沟渠隔离30，并为浅沟渠隔离30所围绕。在本发明又一实施方式中，如图9所示，金属沟渠减噪结构50也可以位于仿造元件区45，例如仿造图案中，以节省基材10中的面积，并为浅沟渠隔离30所围绕。
[0065]本发明的元件区41，可以包含不同的半导体元件40，使得浅沟渠隔离30包围半导体元件40的至少一元件区41。视情况需要，元件区41包含各种电子元件，较佳者，不同的元件区41包含产生不同讯号种类的电子元件。例如，不同的元件区41可以是数字电路元件区42、射频电路元件区43、模拟电路元件区44或是仿造元件区45。由于不同功能的元件区40会产生不同种类的讯号，这些讯号可能会彼此耦合，或者是成为其他讯号的噪声。本发明所提供的金属沟渠减噪结构50，即可以尽量降低，甚至消除不同的元件区41之间彼此的耦合或是干扰。
[0066]本发明金属沟渠减噪结构50中的沟渠52会尽量深入到基材10中，甚至穿过基材10而成为通孔。层间介电层20则会覆盖基材10与绝缘层54，但是暴露出沟渠52。在本发明一实施方式中，沟渠52较元件区41中至少一半导体元件40更深。例如，沟渠52的深度较元件区41中的任何半导体元件40都要深。或是,沟渠52的深度至少大于5μηι深。较佳者,沟渠52的深度可以是30μπι-100μπι左右。另外，沟渠52的宽度可以是3 μ m_10 μ m左右。通常而言，沟渠52的宽度可以影响沟渠52的深度。例如，沟渠52的宽度越大，就容易得到深度越大的沟渠52。较佳者，沟渠52的深度可以是宽度的10倍左右。沟渠52的深度越深，其越能降低或消除不同的元件区之间透过基材耦合的噪声或是干扰。
[0067]当本发明之金属沟渠减噪结构50的沟渠52穿过基材10而成为通孔时，本发明之金属沟渠减噪结构50即成为硅穿孔结构。换句话说，如第10图所绘示，本发明亦可以利用习知之硅穿孔结构，较佳者为与第二层内连线金属层M2或是与第一层内连线金属层Ml —体成形之硅穿孔结构，作为本发明之金属沟渠减噪结构50。
[0068]本发明金属沟渠减噪结构50中的绝缘层54系作为金属层55与基材10之间的绝缘材料。绝缘层54可以是任何与基材10兼容的绝缘材料，例如氧化硅，而因为不同制程具有不同的形状。例如，如图7所示，使用氧化法氧化含硅基材10，而得到位在沟渠52的内壁53上的绝缘层54A。或是，使用沉积法，例如电浆强化化学气相沉积，而得到位在沟渠52的内壁53上的绝缘层54B。然而,无论绝缘层54A或是绝缘层54B,都是绝缘层54的一种范例而已。金属层55可以是任何金属，较佳者为铜、钨、铝，金属沟渠减噪结构50的横向延伸部分56与垂直穿过部分57可以共同形成L形或是T形。
[0069]本发明的金属沟渠减噪结构50可以仅穿过层间介电层20与基材10，或是更进一步穿过位于层间介电层20之上的金属间介电层60。如果金属沟渠减噪结构50仅穿过层间介电层20与基材10，如第8图所绘示，金属沟渠减噪结构50中的金属层55即可以与第一层内连线金属层Ml同步形成，也就是金属层55与第一层内连线金属层Ml为一体成形者。如果金属层55没有与外部电路电连接，金属沟渠减噪结构50则为浮置状态。
[0070]如果金属沟渠减噪结构50也可以更穿过金属间介电层60，如第9图所绘示，金属沟渠减噪结构50则可以与第二层内连线金属层M2同步形成，也就是金属层55与第二层内连线金属层M2为一体成形。通常第二层内连线金属层M2会与金属布线61或是外部电路62电连接，所以金属层55也可以与金属布线61或是外部电路62电连接，使得金属沟渠减噪结构50成为接地状态。一般说来，第二层内连线金属层M2中之内连线较第一层内连线金属层Ml中之内连线为粗，更适合迅速抽走基材中耦合的异质讯号，或是更完整屏蔽其他较为敏感地区的讯号。另一方面，接地状态比浮置状态更适合应付较大量的噪声或是噪音。
[0071]除非特别说明，本申请(包括权利要求书)中出现的“一”，并不意味着“一个或仅仅一个”，而可以是“一个或多个”。
[0072]以上介绍了本发明的【具体实施方式】，本发明不受上述【具体实施方式】的限制，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种金属沟渠减噪结构，包含: 一基材； 一沟渠，位于该基材中； 一绝缘层，位于该沟渠内壁上； 一层间介电层，覆盖该基材与该绝缘层；以及 一金属层，位于该基材上，穿过该层间介电层而填满该沟渠，其中，该金属层为接地与浮置其中一者。
2.如权利要求1所述的金属沟渠减噪结构，还包含: 一金属间介电层，位于该层间介电层上而覆盖该层间介电层，其中该金属层位于该金属间介电层中，而穿过该层间介电层。
3.如权利要求1或2所述的金属沟渠减噪结构，其中该基材还包含: 至少一元件区，其邻近该沟渠；以及 一浅沟渠隔离，以包围该至少一元件区。
4.如权利要求3所述的金属沟渠减噪结构，其中该至少一元件区包含一数字电路元件区、一模拟电路元件区、一仿造元件区以及一射频电路元件区。
5.如权利要求3或4所述的金属沟渠减噪结构，其中该沟渠的深度大于5微米，优选地，沟渠的深度为30-100微米。
6.如权利要求3或4所述的金属沟渠减噪结构，其中该金属层汲取来自该至少一元件区的一噪声。
7.如权利要求3或4所述的金属沟渠减噪结构，该沟渠位于该仿造元件区中，并为该浅沟渠隔离所围绕。
8.如权利要求3或4所述的金属沟渠减噪结构，其中该沟渠穿过该浅沟渠隔离并为该浅沟渠隔离所围绕。
9.如权利要求8所述的金属沟渠减噪结构，其中该沟渠共形地穿过该浅沟渠隔离并为该浅沟渠隔离所围绕。
10.如权利要求1所述的金属沟渠减噪结构，其中该沟渠穿过该基材而成为一硅穿孔。
11.一种形成金属沟渠减噪结构的方法，包含: 提供覆盖一层间介电层的一基材； 进行一镶嵌制程，其包含: 形成一镶嵌开口与一沟渠，使得该镶嵌开口位于该层间介电层中，而该沟渠穿过该层间介电层并穿入该基材中； 在该沟渠内壁上形成一绝缘层；以及 以一金属同时填满该镶嵌开口与该沟渠，使得该镶嵌开口成为一镶嵌结构的一部分，而该沟渠成为一金属沟渠减噪结构，其中该金属沟渠减噪结构为浮置。
12.如权利要求11所述形成金属沟渠减噪结构的方法，还包含: 将该金属沟渠减噪结构与一金属布线电连接，使得该金属沟渠减噪结构接地。
13.如权利要求11所述形成金属沟渠减噪结构的方法，其中在进行该镶嵌制程前，还包含: 在该基材中形成一浅沟渠隔离；以及在该基材中形成至少一元件区，使得该浅沟渠隔离包围该至少一元件区，其中，该至少一元件区包含一数字电路元件区、一模拟电路元件区、一仿造元件区以及一射频电路元件区。
14.如权利要求13所述形成金属沟渠减噪结构的方法，其中该沟渠较该至少一元件区为深。
15.如权利要求13所述形成金属沟渠减噪结构的方法，还包含:形成一金属间介电层，其位于该层间介电层上而覆盖该层间介电层，其中该沟渠穿过该金属间介电层与该层间介电层。
16.如权利要求13所述形成金属沟渠减噪结构的方法，其中该沟渠穿过该浅沟渠隔离，并为该浅沟渠隔离所围绕。
【文档编号】H01L23/552GK103579200SQ201310435058
【公开日】2014年2月12日 申请日期:2013年9月23日 优先权日:2013年9月23日
【发明者】叶达勋 申请人:瑞昱半导体股份有限公司