电阻式存储装置及其制作方法与流程

本发明涉及一种半导体装置及其制作方法，特别是关于一种电阻式存储装置及其制作方法。

背景技术：

近年来，由于快闪存储器(Flash memory)面临到微缩物理极限与操作电压过大等问题，因此，具有简单结构、小面积、操作速度快与低功率消耗的电阻式存储装置(Resistive random access memory，简称RRAM)极有可能取代传统的快闪存储器，成为下世代非挥发性存储器的主流。

电阻式存储器利用电阻值改变来达到存储效应，电阻式存储器的转态机制为利用氧空缺(oxygen vacancies)或氧离子(oxygen ions)移动来形成传导路径(conductive filament)，利用外在施加电压极性与电流值，促使传导路径断裂与再生成的现象，造成电阻值的差异。

电阻式存储器具有低电压操作、低功率消耗、高密度堆积结构等极佳的存储器操作特性，但是，电阻式存储器在执行耐久度(endurance)或重复写入/抹除(program/Erase)时的高、低电阻状态会产生变动(variation)，使电阻式存储器的高、低阻态电阻值无法维持稳定的状态，容易造成存储状态判读错误，成为电阻式存储器实现量产的阻碍。

根据上述，业界需要一可解决上述问题的电阻式存储器及相关制作方法。

技术实现要素：

本发明要解决的技术问题是：提供一种电阻式存储装置及其制作方法，以解决现有问题的电阻式存储器及相关制作方法。

本发明解决技术问题的方案包括：提供一种电阻式存储装置，该电阻式存储装置包括：一基板；一下电极，位于基板上方；一下电阻转态层，位于下电极上；一界面层，位于下电阻转态层与下电极间；一上电阻转态层，位于下电阻转态层上；及一上电极，位于上电阻转态层上。

本发明提供一种电阻式存储装置的制作方法，该制作方法包括：提供一基板；形成一下电极于基板上方；形成一下电阻转态层于下电极上；进行一退火工艺，于下电极和下电阻转态层间形成一界面层；形成一上电阻转态层于下电阻转态层上；及形成一上电极于上电阻转态层上。

通过本发明所提供的电阻式存储装置及其制作方法可使电阻式存储装置具有较少的高电阻及低电阻状态的变动程度，可有效改善电阻式存储器的耐久度。

附图说明

图1为一电阻式存储装置的剖面图。

图2为图1电阻式存储装置的写入与抹除电压的耐久度测试电流和循环次数关系图。

图3为本发明一实施例的电阻式存储装置的剖面图。

图4A～图4C为本发明一实施例电阻式存储装置的转态机制。

图5为本发明一实施例电阻式存储装置的电压电流关系图。

图6为一比较例电阻式存储装置的电压电流关系图。

图7为本发明一实施例的电阻式存储装置施加偏压连续循环100次的电压电流关系图。

图8为本发明一实施例的电阻式存储装置结构在施予直流写入与抹除电压的耐久度测试分布图。

图9为本发明一实施例的电阻式存储装置结构施予交流写入与抹除电压的耐久度测试电流和循环次数关系图。

图10为本发明一实施例的电阻式存储装置的保久度测试曲线图。

图11为本发明一实施例的电阻式存储装置结构的非破坏性读取测试曲线图。

主要元件标号说明

102～基板 104～绝缘层

106～附着层 108～导电层

110～下电极 112～电阻转态层

114～上电极 115～氧空缺

116～界面层 118～下电阻转态层

120～上电阻转态层 122～导电路径

124～导电路径

具体实施方式

以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。

以下详细讨论实施本发明的实施例。可以理解的是，实施例提供许多可应用的发明概念，其可以较广的变化实施。所讨论的特定实施例仅用来发明使用实施例的特定方法，而不用来限定发明的范畴。为让本发明的特征能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下：

以下根据图1描述一电阻式存储装置的制作方法。请参照图1，提供一硅的基板102，形成一二氧化硅的绝缘层104于基板102上。接着，形成钛的附着层106于绝缘层104上，形成一铂的导电层108于附着层106上。形成氮化钛的下电极110于导电层108上。形成二氧化铪的电阻转态层于下电极110上。形成氮化钽的上电极114于电阻转态层112上。图2显示图1电阻式存储装置的写入与抹除电压的耐久度测试。如图2所示，此电阻式存储装置的高电阻和低电阻状态的阻值变动太大，且高电阻和低电阻的区间不明显，显示其耐久度测试并不理想。

根据上述，本发明于一实施例提供一电阻式存储装置，其具有两层电阻转态层，且对下电阻转态层进行退火，于下电极和下电阻转态层间形成一界面层。

以下根据图3描述本发明一实施例的电阻式存储装置的制作方法。请参照图3，提供一基板102，基板102上方可以形成任何所需的半导体装置，例如晶体管、电阻、逻辑装置等，不过此处为了简化图式，仅以平整的基板102表示之。在本发明的叙述中，“基板”一词包括半导体晶片上已形成的装置与覆盖在晶片上的各种涂层；“基板表面”一词包括半导体晶片的所露出的最上层，例如硅晶片表面、绝缘层、金属导线等。基板可以是绝缘层上有硅基板、硅、砷化镓、氮化镓、应变硅、硅锗、碳化硅、钻石及/或其它材料。

形成一绝缘层104于基板102上，在一些实施例中，绝缘层104为氧化硅或氮化硅，在一些范例中，绝缘层104为氧化硅。绝缘层104可以利用热氧化法于炉管中形成，绝缘层104的厚度可以为100nm～300nm。其后，形成一附着层106和一导电层108于绝缘层104上。附着层106可包括钛、氮化钛、钽或氮化钽，导电层108可包括铂、钛、氮化钛、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或铝硅铜合金。在一些范例中，附着层106为钛，导电层108为铂。附着层106和导电层108可利用交流磁控溅镀法、直流溅镀法、原子层沉积系统或电子束蒸镀法形成。

其后，形成一下电极110于导电层108上。下电极110可以为钛、氮化钛、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或重掺杂硅半导体。下电极110可利用交流磁控溅镀法、原子层沉积系统或电子束蒸镀法形成。下电极110的厚度可以为1nm～500nm，较佳为10nm～50nm。在一些实施例中，下电极110为氮化钛。在一些范例中，下电极110可以利用一原子层沉积系统，以四二甲胺基化钛(TDMAT)当作前驱物，利用氮气电浆与四二甲胺基化钛反应形成。

后续，形成一下电阻转态层118于下电极110上在一些实施例中，下电阻转态层118为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。下电阻转态层118可利用交流溅镀沉积形成，其温度可为100℃～500℃。下电阻转态层118的厚度可以为1nm～100nm。

后续，对下电阻转态层118进行一氧气环境下的退火处理的步骤，形成位于下电极110和下电阻转态层118间的界面层116。界面层116的厚度可为1nm～10nm。退火处理的温度可以为200℃～600℃。退火处理的可使用炉管、快速热退火装置或可升温的溅镀机台中进行，退火处理的氧气流量可以为约10sccm至约50sccm，压力可以为约0.1Torr至约0.5Torr，工艺时间可以为约10分至约60分。界面层116可以为退火处理中氧与下电极110反应形成之层。在另一实施例中，界面层116可以为退火处理中下电阻转态层118与下电极110反应形成。在下电极为氮化钛的范例中，界面层116可以为氮氧化钛。

本发明不特别限定于下电阻转态层118后进行退火处理的步骤，在一实施例中，退火处理可以在形成下电极110之后，于形成下电阻转态层118之前进行。且可于形成下电阻转态层118之后，进行一额外的退火步骤。更甚者，本发明不限定于氧气环境下进行上述退火步骤，本发明于另一实施例中可于氮气或其他气体(例如氨气或一氧化二氮气体)的环境下进行。

其后，形成一上电阻转态层120于下电阻转态层上118。在一些实施例中，上电阻转态层120为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。上电阻转态层120可利用交流溅镀沉积形成，其温度可为100℃～500℃。在一些实施例中，上电阻转态层120为二氧化锆(ZrO2)。上电阻转态层120的厚度可以为1nm～100nm。

接着，形成一上电极114于上电阻转态层120上。上电极114可以为钛、氮化钛、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆或铟锡氧化物。上电极114可以交流磁控溅镀法、直流溅镀法、原子层沉积系统或电子束蒸镀法形成。上电极114的厚度可以为1nm～1000nm，较佳为10nm～50nm。上电极114可使用微影工艺进行图案化。

以下根据图4A～4C并搭配图5的电压电流关系图说明本发明一实施例电阻式存储装置的转态机制。首先，请参照图4A，在下电阻转态层118和上电阻转态层120形成后，且未施加电压前，下电阻转态层118和上电阻转态层120中包括氧空缺115，但没有形成传导路径(或称为导电丝(conductive filament))。后续，请参照图4B和图5，施加负直流偏压于下电极110，且上电极114接地时，电流会随着电压增加而上升，当电流上升至限电流值(compliance current)(1mA)时，其偏压值为第一次形成电压(forming voltage)，此时该装置电阻值由原本高电阻的初始状态(initial state)转换到高电阻状态(high resistance state，简称HRS)。此为第一次形成过程，于上电阻转态层120中形成导电路径122，且由于界面层116较致密，其中并未形成导电路径，因此导致装置尚未到达低电阻状态(low resistance state，简称LRS)。

接着请参照图4C和图5，对装置施予正偏压操作(亦即施加正直流偏压于下电极110，且上电极114接地)，电流会随着电压增加而上升，当电流上升至限电流值(compliance current)(1mA)时，其偏压值为第二次形成电压，此时该装置的界面层116中产生导电路径124，使得装置的电阻值由高电阻状态转换到低电阻状态。

之后进行负偏压操作，于下电极施加偏压从0V连续变化到-1V，当施加偏压到达-1V时，电流值开始下降，显示出装置的电阻值随着负偏压的增高而上升。当持续施加负偏压到达-1.8V之后，装置具有较高的电阻值，之后将施加的偏压由-2V变化至0V，可得到当施加偏压由0V到-1.8V时的电压-电流曲线与由-1.8V到0V不同，显示出该装置由低电阻状态转态到高电阻状态。

图6显示一比较例(未对下电阻转态层进行退火工艺)电阻式存储装置的电压电流关系图。请参照图6，若没有对下电阻转态层118进行退火工艺，形成一界面层(亦即图3的界面层116)，当施加电压(-2V)使装置转变成低电阻状态，装置会产生崩溃，因此，此装置无法进行后续转态操作。

图7为图2实施例的电阻式存储装置结构施加偏压连续周期为0V～1.5V～0V～-2V～0V循环100次的结果，其显示出在读取电压为0.3V时，具有高电流值(0.6mA)与低电流值(20μA)2种不同的电阻状态。因此，可以利用控制施予偏压的大小使装置产生电阻的转换以达到存储目的，且在无外加电源供应下，高低电阻状态皆能维持其稳定的存储状态。

图8显示图2实施例的电阻式存储装置结构在施予直流写入与抹除电压的耐久度(endurance)测试电流和循环次数关系图。测量条件为于装置的上电极施加偏压，且装置下电极接地，其中高电阻状态与低电阻状态皆在读取电压为0.3V偏压下读取其高低电阻状态电流值，根据图8，在超过10000次以上的连续转态操作下，高电阻状态与低电阻状态的电阻比仍大于10倍。

图9为图2实施例的电阻式存储装置结构施予交流写入与抹除电压的耐久度测试电流和循环次数关系图。测量条件为于装置的上电极施加偏压，且装置下电极给予接地，其中高电阻状态与低电阻状态皆在读取电压为0.3V偏压下，读取其高低电阻状态电流值，其中施予的脉冲电压值分别为3V与-3.3V，且脉冲宽度为40纳米-秒。本实施例的装置在超过107次以上的连续转态操作下，高电阻状态与低电阻状态的电阻比仍大于10倍，且高、低电阻状态电流值无明显变化。

图10为图2实施例的电阻式存储装置的保久度(retention)测试，将装置分别转态至低电阻与高电阻存储状态，之后在低电阻与高电阻存储状态下，每隔一段时间以0.3V电压读取两存储状态的电流值，结果显示在85℃温度下在放置10000秒后仍可正确读取数据且无任何存储特性劣化产生，且两存储状态间有着10倍以上的电阻比值。

图11为图2实施例的电阻式存储装置结构的非破坏性读取测试(stress test)，将装置转态至低电阻与高电阻存储状态之后，在低电阻与高电阻存储状态下，持续在上电极处施加0.3V的偏压，每隔10秒钟以0.3V电压读取两存储状态的电流值，结果显示在85℃温度下在放置10000秒后仍可正确读取数据且无任何存储特性劣化产生，且低电阻与高电阻存储状态间有着大于10倍以上的电阻比值。

根据上述，本发明实施例的电阻式存储装置结构具有较少的高电阻及低电阻状态的变动程度，可有效改善电阻式存储装置的耐久度。

虽然本发明的较佳实施例说明如上，然其并非用以限定本发明，任何熟习此技术领域之士，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。