高低结多子电导调制功率mosfet器件的制作方法
【专利摘要】高低结多子电导调制功率MOSFET器件是在常规功率MOSFET的P-基区与N-漂移区之间插入一个掺杂浓度比N-区高得多之N层的改进型功率MOSFET器件。这N层与N-层构成具有多子注入功能的N/N-高低结。器件处于开态时，漏极电压恰好给该高低结施加正偏，它驱使静态时在N-区形成的电子积累层中的高密度电子和N层中的高密度电子同时向低掺杂浓度的N-漂移区注入，实现对N-漂移区的多子电导调制，降低中、高压功率MOSFET的导通电阻。采用窄元胞间距结构能够避免因插入高浓度N层引起的击穿电压的下降。给出了多种沟槽栅结构和一种平面栅结构的高低结多子电导调制功率MOSFET器件的器件结构和制作工艺。
【专利说明】高低结多子电导调制功率MOSFET器件
【技术领域】
[0001]本专利属于半导体功率开关器件领域，尤其与具有电导调制效应的中、高压功率MOSFET器件有关。
【背景技术】
[0002]功率MOSFET和 IGBT (Insulated Gate Bipolar Transistor,绝缘栅双极晶体管)是当前应用最广泛的两类电压控制型(也称电压驱动型)功率开关器件，它们用高输入阻抗的MOS栅控制大电流的流动，它们的发明被认为是功率开关器件(也称为电力电子器件)领域的重大革命。
[0003]在这两类功率开关器件中，导通电阻(它决定导通损耗)、耐压、开关速度(开关频率)是最重要的三个关键电参数。在低压(耐压约100伏以下)功率器件中，导通电阻主要由沟道电阻决定；在中压(耐压约100~1000伏)，尤其是高压(耐压超过1000伏)功率器件中，导通电阻主要由掺杂浓度极低且厚度很厚的高阻漂移区的电阻决定。
[0004]因此，为了降低中、高压功率MOSFET和IGBT器件的器件导通电阻，重点是在不明显降低耐压和速度的前提下，设法尽力提高漂移区的电导率(降低高阻漂移区的电阻)。电导率由载流子密度和载流子迁移率决定，改变迁移率很困难，而提高载流子密度容易得多。
[0005]在功率开关器件领域，利用各种‘电导调制效应’提高漂移区的电导率，一直是降低高阻漂移区电阻的主 要手段。‘电导调制’(conductivity-modulation)被定义为‘由于改变带电载流子密度而引起的半导体电导率(电阻率)的变化’。
[0006]功率MOSFET和IGBT这两类主要的电压控制型功率开关器件各有优缺点。
[0007]IGBT器件，由于引入了少子电导调制效应，大大降低了器件的导通电阻，但也因此在器件关断时，由于注入的过剩少子的去除需要时间而引起电流拖尾，降低了开关速度。另外，其？+/^_结引入了附加的开态正向压降，且漏-源电压必须超过大约0.7V器件才能导通工作。
[0008]与IGBT相反，功率MOSFET是单极型多子器件，它不存在高阻漂移区的电导调制效应，因而其导通电阻比IGBT的导通电阻大得多，但是，由于没有少子存储效应，使其开关速度比IGBT快得多。另外，它在导通态下的电流通道上没有任何P/N结，不存在IGBT那样附加的开态正向压降，且只要漏极开始施加正电压，器件立即进入导通工作状态。
[0009]在现有技术中，常规IGBT器件由于具有单边少子电导调制效应，较大地降低了高阻漂移区的导通电阻，使之占据了中、高压领域的应用市场；CSTBT(CarrierStoredTrenchBipolar Transistor,载流子存储沟槽栅双极晶体管)、IEGT (InjectionEnhanced Gate Transistor,注入增强栅晶体管)等某些IGBT的改进型器件，由于具有双边少子电导调制效应，更大地降低了高阻漂移区的导通电阻，使之有望占据数千伏高压领域的应用市场。
[0010]人们也希望利用功率MOSFET开关速度快(开关频率高)的优点，极力改进功率MOSFET的中、高压器件特性。利用电荷平衡概念的超结(super junction)结构制造的CooIMOS是改进功率MOSFET中、高压器件特性的成功例子。但是，对于中、高压器件所需超结结构的厚外延层之P_/N_栏的电荷平衡度的要求极高，且其制造工艺繁杂而昂贵。
[0011]本专利是利用高低结多子电导调制效应，降低中、高压功率MOSFET的导通电阻，从而推进功率MOSFET向中、高压领域扩展。
[0012]常规IGBT的器件结构(图2B)是将常规功率MOSFET器件结构(图2A)中的N+衬底换成P+衬底。其电导调制效应的工作原理如下。在开态偏置电压下，当集电极施加超过大于0.7伏更多的正电压时，有大量的空穴从P+集电极16向N—漂移区3注入，引起N-漂移区中靠近集电极一侧区域电导率的增大，产生该区域的电导调制效应。但是，对于具有很厚漂移层的高击穿电压IGBT器件而言，在靠近发射区一侧的空穴密度已经很低，如图2B所示(例如，参看美国专利US6768168中图30)。这些靠近发射区的少量剩余空穴由寄生PNP管的集电极2收集并从发射极电极E流出。于是，在N_漂移区中呈现图2B所示的载流子密度分布。也就是说，在靠近发射极一侧只存在空间电荷区而不存在电导调制效应，因此，常规IGBT是(少子)单边电导调制器件。
[0013]CSTBT是常规IGBT的改进型器件。CSTBT的器件结构(图3A)是在沟槽栅IGBT器件结构(图2B)的P型体区2与【漂移区3之间加入一N型埋层6ASTBT器件的开态电导调制效应的工作原理描述如下(例如，参看H.Takahashi, et al., iNext-GenerationIGBTs (CSTBTs) ’ <MitsubishiElectricAdvance>Vol.97/Mar.,2002, PP.26-27 ； J.Donlon,et al.,iHigh performance intelligent power modules using CSTBT chips with integratedtemperature sensor’〈Power Electronics Technology Conference2003>PP.130-136 ；X.Kang,et al., ‘Characterization and modeling of the LPT CSTBT_the5thgenerationIGBT，〈38thIAS Annual Meeting>2003, PP.982-987)。由于附加的 N型埋层 6 的浓度比 N—层3的浓度更高，它增大了 N—漂移层3中靠近发射区一端的少量剩余空穴通过P基区2和5进入发射极电极E的势垒，限制它们向E电极的流出，使得它们积累在N型埋层6 (载流子存储层)和N—漂移区3的发射极一侧区域，从而在整个N—漂移区形成趋向于PIN 二极管的载流子密度分布，如图3C中的曲线C所示，引起N—漂移区中发射极端和集电极端两侧都有的(少子)双边电导调制效应。
[0014]IEGT是常规IGBT的另一种改进型器件。IEGT的器件结构(图3B)是将沟槽栅IGBT器件结构中的一些元胞的N+源区及其相关的P基区，用介质层覆盖而不与发射极电极接触，这些元胞被称为假元胞(du_y cell,简写为DR)，相应地，与发射极电极接触的有效元胞称为主元胞(main cell,简写为MR)。IEGT器件的开态电导调制效应的工作原理如下(例如，参看美国专利US7319257，P.28及Fig.25 ；US6737705, P.6)。在IEGT处于开态时，由于假元胞不与发射极电极接触，使得位于假元胞的P基区下面的K漂移区中的那些空穴，不再能够象有效的主元胞那样通过其上面的P基区而从发射极电极流出，从而被积累并增加了 N—漂移区3中发射极一端的空穴密度，增强发射极E向N—漂移区3的电子注入，并同时在整个N—漂移区3中形成趋向于PIN 二极管的载流子密度分布，如图3C中的曲线C所示，引起N_漂移区中的(少子)双边电导调制效应。
[0015]CSTBT和IEGT都是沟槽栅结构。一种平面栅结构的IGBT改进型少子双边电导调制器件示于图4 (美国专利US20080157117)，其中的高浓度N层6本身被称为增强调制层(enhanced modulation layer)或电流扩展层(current spreading layer)。实际上，它就是与CSTBT的工作原理相同的平面栅结构的含有载流子存储层的IGBT结构。
[0016]综上所述，在现代先进的电压控制型主流功率开关器件功率MOSFET和IGBT中，功率MOSFET器件不存在电导调制效应，因而其导通电阻大，尤其难于适应中、高压(超过600V甚至1000V耐压)功率开关应用市场对其导通电阻的要求。常规IGBT器件具有少子单边电导调制效应，其导通电阻比功率MOSFET小得多，占据了较大的中、高压功率开关应用市场。沟槽栅结构的CSTBT和IEGT以及图4所示平面栅结构的器件都是常规IGBT结构的改进型器件，它们的共同特征是设法阻止N—漂移区中靠近发射区一侧的区域内的剩余空穴通过P基区从发射极电极的流出，使这些空穴在漂移区中靠近发射区一侧的区域内产生积累，在整个N—漂移区中形成趋向于PIN 二极管的载流子密度分布，在器件处于开态时，引起漂移区中的少子双边电导调制效应。
[0017]利用少子单边电导调制效应的常规IGBT器件以及上述利用少子双边电导调制效应的各种IGBT改进型器件，都是建立在‘少子’对漂移区电导率的调制基础上的，它们可统称为‘少子电导调制器件’。
[0018]与‘少子电导调制器件’相应的是目前未引起人们重视的‘多子电导调制器件’。‘多子电导调制器件’建立在‘多子注入’概念的基础上。它们的区别在于，当注入的少子密度低于被注入区之本底掺杂离化出的多子密度时，是‘小注入’，不能改变被注入区的电导率，因而不会引起电导调制；仅当注入的少子密度超过被注入区的多子密度时，是‘大注入’，才会引起电导调制。然而，当注入的是多子时，总会引起电导率的增大，因而总会引起电导调制。
[0019]多子注入(Maioritycarrier injection ；Majority injection)包括高低结注入，肖特基(金属-半导体)注入，以及光注入三大类(‘Introduction to Space ChargeEffects in Semiconductor’Karl W.Boer,Springer, 2009,P35, 62.3.1Majority CarrierInjection’)。在这每一种注入情况下，多子从高电导区注入到半导体的低电导区，引起该区域导电性的增强，产生电导调制`效应。其中N/N_(或N+/N)高低结是最典型的代表。
[0020]N/N_高低结的主要特征示于图1A和图1B(例如，参看‘功率半导体器件-理论及应用’，维捷斯拉夫.本达等著，吴郁等译，化学工业出版社，2005, P.49 ； 'Free-chargecarrier profile of iso—and aniso-type Si homojunctions determined byterahertz and min-1nfrared ellipsometry’，A.Boosalis et.al.，Thin Solid Films，519，PP.2604-2607 (2011))，归纳如下:
[0021].静态:当高掺杂的半导体N与低掺杂的半导体N—紧密接触形成N/N—高低结时，由于电子密度梯度的作用，高掺杂N区中的离化电子将向低掺杂的K区中扩散，在N—区的边界处产生带负电的可动电子积累层，并同时在N区内留下相应的带正电的不可动离化施主层(电子缺失层)，这些带正电的离化施主与带负电的积累电子之间产生自建电场(build-1n field)Eb，此电场阻止N区电子向【区的继续扩散，直到电场Eb驱动的漂移电流与电子密度梯度产生的扩散电流达到动态平衡时为止；
[0022]?正偏:当N区相对于N_区的电位为负时，为N/N_结的正偏，其外加偏压会打破平衡态，降低自建电场的幅值，降低结的势垒高度，促使更多的电子从N区向N—区中流入，同时，其外加电场将驱动N—区中原积累层中的电子向N—区深处运动，形成大的漂移电流，增强N_区中的电导率，产生N_区中大范围的电导调制，且N区与N_区之间的掺杂浓度相差越大，这种电导调制效应越强；
[0023]?反偏:当N区相对于N—区的电位为正时，为N/N—结的反偏，其外加的反偏压会附加到自建势垒高度上而增高势垒高度，但外电场的指向会促使N_区中的电子向N区流动，产生大的反向漂移电流，使得N/K高低结基本上不呈现整流特性。
[0024]N/N—高低结与P/N结的特性存在明显的区别。最重要的区别是平衡态下，P/N结的结面两边都是‘耗尽层’:在空间电荷区中的可动电子和空穴因为相互复合而全部被耗尽，其空间电荷全部是离化后留下的不可动的正施主离子和负受主离子；而~【结的N_区中的空间电荷是该积累层中的可动电子，它们可携带自身的电荷随外电场的驱动而运动。[0025]N/N_高低结的静态可动电子密度分布示于图1A。其中，nH(x，Lh)表示高浓度区的电子缺失层中的电子密度分布；％(x，Ll)表示低浓度区的电子积累层中的电子密度分布。图中给出的分析表达式是在假定(Ν/Ν—) >7，对于N和N—都是非简并半导体的一维同型同质突变Ν/Ν—高低结的前提下得到的，并与外延Ν/Ν—结的实验测量值一致(例如，看:A.Boosalis et.al., ^Free-charge carrier profile of iso-and aniso-type Sihomojunctions determined by terahertz and min-1nfrared ellipsometry’，Thin SolidFilms，519，PP.2604-2607(2011))。我们最关心的低浓度区内电子积累层中的电子密度分布 1? (X，Ll)为:
[0026]nL(x, Ll) =N^exp [In (Ν/Ν-) -21n (exp {0.5 [l_ln (N/N-) / ((N/N-) -1)) ]} +x/Ll)]
[0027]式中，LL是低掺杂区中的特征电荷屏蔽长度(characteristic charge screeninglength)。
[0028]虽然在功率开关器件领域中，已经有了许多如上所述的实用的少子电导调制器件，但是，到目前为止，尚未见到任何功率开关型三端子‘多子电导调制器件’的报道。
[0029]本专利是利用高低结特性，提供一类高低结多子电导调制功率MOSFET器件(High-Low-Junction Majority-carrier Conductivity-Modulated Power MOSFETDevice)，可简称为多子电导调制功率 MOS (Majority Conductivity-Modulated PowerM0S)，简写为MCM-M0S，其器件结构是在功率MOSFET的P-基区与N—漂移区之间加入一个掺杂浓度比P-基区峰值浓度低但比N_漂移层的掺杂浓度高得多的N层，构成一个具有多子注入功能的N/N—高低结。平衡态堆积在N—漂移区积累层中的可动电子以及N区中的可动电子，在开态工作的正偏电压驱动下及高低结电子浓度梯度的作用下，向N—漂移区的深处运动，产生N_漂移区的多子电导调制，从而降低功率MOSFET的导通电阻，有利于功率MOSFET向中、高压功率开关应用领域扩展。
实用新型内容
[0030]本专利的目的是提供一类利用N/K高低结的多子注入而实现多子电导调制效应以降低中、高压功率MOSFET导通电阻的改进型功率MOSFET器件。
[0031]本专利所说的高低结多子电导调制功率MOSFET器件的具体结构由MOSFET元胞101，N/N_高低结102，N_漂移区103，以及器件衬底104四部分组成。其结构特征是它在由MOSFET元胞101，N—漂移区103，以及器件衬底104三部分组成的常规功率MOSFET之P-基区2与N—漂移区3之间，插入一个掺杂浓度比N—漂移区掺杂浓度高得多但低于沟道区7中峰值浓度的N层6，该N层与N—漂移层构成具有多子注入功能的N/N—高低结。当器件处于开态工作时，漏极的正电压恰好使N/N—高低结处于正偏，它驱使静态时形成的电子积累层19中的可动电子和N层6中的可动电子同时向f漂移区3注入(电子积累层19和N层6中可动电子的流失会引起来自源电极S通过源区I及沟道7的电子流的补充)，增大N—漂移区3中靠近源极一侧区域的电导率，实现对N—漂移区的多子电导调制，降低N—漂移区的导通电阻，从而降低功率MOSFET整体器件的导通电阻。
[0032]高浓度的N层及高低结产生的高浓度电子积累层带来的附带好处是，它们的高浓度使得从沟道7流出的电子能够立即均匀地横向扩展，然后均匀地纵向流入K漂移区，避免了常规功率MOSFET中图2A所示的电流盲区和电流的不均匀纵向流动，这也有利于降低导通电阻。
[0033]本专利所说的高低结多子电导调制功率MOSFET器件中之MOSFET元胞101部分的元胞，可以是沟槽栅结构的UMOS元胞，也可以是平面栅结构的DMOS元胞。由沟槽栅结构的UMOS元胞构成的高低结多子电导调制功率MOSFET器件简称为MCM-UMOS ；由平面栅结构的DMOS元胞构成的高低结多子电导调制功率MOSFET器件简称为MCM-DM0S。
[0034]本专利所说的含有N—高阻漂移区3及N+衬底4的高低结多子电导调制功率MOSFET器件芯片的制作，可以是利用在N+衬底4上外延低掺杂的N—高阻漂移区3的外延片，在其上面完成器件结构的制作，然后完成器件背面的减薄及金属化；也可以是直接利用低掺杂的N_单晶片，在其正面完成器件结构的制作，然后，对其背面实施减薄及N+层4(或N+层4与P+层16交替)的掺杂，并完成器件背面的金属化。
[0035]本专利所说的高低结多子电导调制功率MOSFET器件中之MOSFET元胞101部分的沟槽栅UMOS元胞的总体以及平面栅DMOS元胞的总体，可以全部都是有效的主元胞，也可以是由一部分有效的主元胞MR和一部分用绝缘层覆盖而不与源电极相连的假元胞DR共同组成的组合元胞。
[0036]本专利所说的高低结多子电导调制功率MOSFET器件之沟槽栅UMOS元胞中的N+源区I与P+基区5的短路接触结构，可以是在沟槽栅结构的台面(mesa)中心制作P+基区5与N+源区I的短路接触结构(例如，图5所示的短路接触结构)，也可以是P+基区5与N+源区I正交(Orthogonal)短路的接触结构(例如，图10所示的短路接触结构)。
[0037]本专利所说的高低结多子电导调制功率MOSFET器件中之沟槽栅UMOS元胞部分中，构成元胞的沟槽栅总体，可以全部都是施加栅偏压时可产生出感应沟道的有效沟槽栅，也可以是由一部分有效的沟槽栅和一部分栅极与源极短路而不会产生感应沟道之假栅15共同组成的组合沟槽栅。
[0038]本专利所说的高低结多子电导调制功率MOSFET器件中之N/N_高低结102部分的高低结结面与沟槽槽底之间的相对位置，可以是高低结的结面不超过沟槽槽底(沟槽底位于N层之中)的结构，也可以是高低结结面超过沟槽槽底(沟槽底位于N层以下)的结构。
[0039]本专利所说的高低结多子电导调制功率MOSFET器件中之衬底104部分的结构，可以是单纯的N+层的衬底，也可以是N+层与P+层交替但N+区4之面积大于P+区16之面积的混合衬底。
[0040]本专利提供的高低结多子电导调制功率MOSFET器件之整体器件的器件结构与沟槽栅形式(CSTBT)和平面栅形式(图4)的载流子存储层式IGBT的器件结构的唯一区别是用N+衬底替换了它们的P+衬底，但是，这一替换使得器件产生了本质的变化，正如当初将功率MOSFET的N+衬底换成P+衬底构成IGBT器件而使得器件产生了本质的变化一样。
[0041]本专利提供的高低结多子电导调制功率MOSFET器件与CSTBT及图4所示之载流子存储式IGBT的本质区别在于:载流子存储层式IGBT器件是双极型器件，它们在N—漂移区中的电流输运由电子和空穴两种载流子共同完成，两种载流子缺一不可，它们的电导调制是少子电导调制；而本专利提供的MCM-MOS器件是单极型多子器件，它们在K漂移区中的电流输运仅由电子一种载流子完成，它们的电导调制是多子电导调制。
[0042]本专利提供的高低结多子电导调制功率MOSFET器件之电导调制效应的强度，主要由静态下电子积累层中的电子密度决定。令前述的静态电子积累层中之电子密度分布的表达式& (X，Ll)中的X = 0，得到电子积累层中的最大电子密度为
[0043]nL (O) = nM = N^exp [ (N/N-) In (N/N_) / {N/N-) -1} -1]
[0044]可见，比值(nM/N_)只与比值(N/N_)相关。对于不同数量级的比值(N/N-)，对应的(nM/N_)值列于表1。可以看到，当N层6的掺杂浓度比N—漂移层3的掺杂浓度高出两个数量级以上时，
[0045]表1比值(nM/N_)随比值(N/N_)的变化
[0046]
【权利要求】
1.一类高低结多子电导调制功率MOSFET器件，由MOSFET元胞(101)，N/K高低结(102)，N_漂移区(103)，以及器件衬底(104)四部分组成；其结构特征是它在由MOSFET元胞(101)，N—漂移区(103)，以及器件衬底(104)三部分组成的常规功率MOSFET器件的P-基区(2)与N—漂移区(3)之间插入一个掺杂浓度比N—漂移区掺杂浓度高得多但低于沟道区(7)中峰值浓度的N层(6)，它与N—漂移层构成具有多子注入功能的N/N—高低结J4;当器件处于开态工作时，漏极电压恰好使N/N—高低结J4处于正偏，它驱使静态时形成的的高浓度电子积累层(19)中的可动电子和N层(6)中的高浓度可动电子同时向N—漂移区(3)注入，增大N—漂移区(3)的电导率，实现对N—漂移区的多子电导调制，降低N—漂移区的导通电阻，从而降低中、高压功率MOSFET的总导通电阻。
2.根据权利要求1所述的高低结多子电导调制功率MOSFET器件，其特征是所说的组成该器件之MOSFET元胞(101)部分的元胞，是沟槽栅结构的UMOS元胞，或是平面栅结构的DMOS元胞。
3.根据权利要求2所述的高低结多子电导调制功率MOSFET器件，其特征是组成该器件之MOSFET元胞(101)部分的UMOS元胞或DMOS元胞的总体，是全部由有效元胞构成，或是由一部分有效元胞(MR)和一部分用绝缘层覆盖而不与源电极相连的假元胞(DR)的组合构成。
4.根据权利要求2所述的高低结多子电导调制功率MOSFET器件，其特征是组成该器件之UMOS元胞的总体,是全部由能够感应出沟道的有效沟槽栅构成的元胞组成,或是由一部分有效沟槽栅和一部分栅电极与源电极短路的不能感应出沟道的假栅(15)组合的元胞组成。
5.根据权利要求2所述的高低结多子电导调制功率MOSFET器件，其特征是所说的组成该器件之MOSFET元胞(101)部分的沟槽栅UMOS元胞中的N+源区(I)与P+基区(5)的短路接触结构，是采用在沟槽栅结构之台面中心制作基极接触的短路接触结构，或是采用N+源区(I)与P+基区(5)正交的基极接触的短路接触结构。
6.根据权利要求1所述的高低结多子电导调制功率MOSFET器件，其特征是所说的组成该器件之N/『高低结(102)部分的结面与沟槽之槽底的相对位置关系，是沟槽之槽底不超过高低结结面而位于N层(6)之中的结构，或是沟槽之槽底超过高低结结面而位于N层(6)以下的结构。
7.根据权利要求1所述的高低结多子电导调制功率MOSFET器件，其特征是所说的组成该器件之N—漂移区(103)部分的N—漂移区层(3)及其器件的制作，是在N+衬底(4)上用外延方法形成N—漂移区层(3)，然后完成该器件其他部分的制作，或是直接采用N—单晶硅作为高阻漂移区层(3)，在它上面完成N/N_高低结和MOSFET元胞的制作，之后，完成背面的减薄、N+掺杂及金属化的制作。
8.根据权利要求1所述的高低结多子电导调制功率MOSFET器件，其特征是所说的组成该器件之器件衬底(104)部分，是单一的N+衬底(4)，或是N+(4)之面积大于P+(16)之面积的N+与P+交替的混合衬底。
【文档编号】H01L29/78GK203481241SQ201320420473
【公开日】2014年3月12日 申请日期:2013年7月7日 优先权日:2013年7月7日
【发明者】王立模 申请人:王立模