一种新型的40d防雷型压敏电阻的制作方法
【专利摘要】本实用新型公开了一种新型的40D防雷型压敏电阻，包括压敏芯片、第一CP线和第二CP线，所述压敏芯片包括基体和在基体表面形成的金属层，所述第一CP线与金属层的上表面电连接，所述第二CP线与金属层的下表面电连接；所述第一CP线的引线头弯曲的形状和第二CP线的引线头弯曲的形状均为蚊香状，所述第一CP线和第二CP线均为扁平状CP线。本实用新型增加了CP线与压敏芯片的接触面积，减少了大规格压敏电阻在上片时产生移位或掉片的现象，从而提高了生产效率和产品的合格率；同时，提高了压敏电阻的通流容量和最大能量耐量；将传统的圆柱形CP线改为扁平状CP线，进一步提高了产品的合格率。本实用新型可广泛应用于电子器件领域。
【专利说明】—种新型的40D防雷型压敏电阻
【技术领域】
[0001]本实用新型涉及电子器件领域，尤其是一种新型的40D防雷型压敏电阻。
【背景技术】
[0002]CP线，也叫做镀锡铜包钢线，是以低碳钢为芯线，其外表顺次镀覆铜、锡或锡基合金层加工而成的产品。它是一种新型的复合线材，具有高导电率、良好的折弯性能、良好的可焊性、良好的导磁性和优良的高频特性。
[0003]压敏电阻在一定温度下的电阻值会随电压的增大而急剧减小。因此，压敏电阻被广泛应用在电子线路中，用来防护因为电力供应系统的瞬时电压突变所可能对电路的伤害。防雷型压敏电阻的工艺流程为:压敏芯片生产一打线一成型一上锡一清洗一包封一打标一切脚一测试一包装一入库。传统的40D (40D是指压敏芯片的直径为40mm)防雷型压敏电阻的生产工艺有2种:一是采用铜包钢镀锡的CP线弯曲成“十”字交叉线夹住压敏芯片，再上锡包封形成，如图1所示；二是采用镀锡的铁板平行夹住压敏芯片，再上锡包封形成。较为常用的是第一种生产工艺。
[0004]但是，采用传统工艺生产的40D压敏电阻存在以下问题:
[0005](I)传统工艺生产的40D压敏电阻在上片时，采用的是直接打线上片的方式。铜包钢的CP线在夹住压敏芯片时，CP线与压敏芯片是线接触，CP线与压敏芯片的接触面积较小，接触的摩擦较少；而压敏芯片的规格大且重量重，因此，传统工艺生产的压敏电阻在生产过程中容易出现压敏芯片移位和掉片等现象，影响了产品的合格率和生产效率。
[0006](2)传统工艺生产的40D压敏电阻由CP线形成“ X ”交叉字夹住压敏芯片，而CP线是圆柱形的且CP线与压敏芯片接触属于线接触，CP线与压敏芯片在接触部位的缝隙较大。因此，传统工艺生产的40D压敏电阻焊接时，容易因虚焊而造成产品焊接不良，影响了产品的合格率。
[0007]因此，业内需要一种新型的40D压敏电阻来改善或解决上述问题。
实用新型内容
[0008]为了解决上述技术问题，本实用新型的目的是:提供一种新型的，能提高产品合格率和产品生产效率的防雷型压敏电阻。
[0009]本实用新型解决其技术问题所采用的技术方案是:一种新型的40D防雷型压敏电阻，包括压敏芯片、第一 CP线和第二 CP线，所述压敏芯片包括基体和在基体表面形成的金属层，所述第一 CP线与金属层的上表面电连接，所述第二 CP线与金属层的下表面电连接；所述第一 CP线的引线头弯曲的形状和第二 CP线的引线头弯曲的形状均为蚊香状，所述第一 CP线和第二 CP线均为扁平状CP线。
[0010]进一步，所述基体为氧化锌体。
[0011 ] 进一步，所述金属层为银层或铜层。
[0012]进一步，所述金属层的厚度范围为2.5 μ m-5.0 μ m。[0013]进一步,所述金属层的直径为36mm。
[0014]本实用新型的有益效果是:第一 CP线的引线头弯曲的形状和第二 CP线的引线头弯曲的形状均为蚊香状，增加了 CP线与压敏芯片的接触面积，增大CP线与压敏芯片之间的摩擦，减少了大规格压敏电阻在上片时因重量偏重而产生移位或掉片的现象，从而提高了生产效率和产品的合格率；同时，由于CP线与压敏芯片的接触面积增加了，流向压敏芯片的电流密度将会减少，这样可防止因大电流通过而造成的热击穿现象，从而提高了压敏电阻的通流容量和最大能量耐量；第一 CP线和第二 CP线均为扁平状CP线，将传统的圆柱形CP线改为扁平状CP线，减少了 CP线与压敏芯片在接触部位的缝隙，减少了因虚焊而造成产品焊接不良的风险，进一步提闻了广品的合格率。
【专利附图】
【附图说明】
[0015]下面结合说明书附图和实施例对本实用新型作进一步说明。
[0016]图1为传统的防雷型压敏电阻的结构示意图；
[0017]图2为本实用新型一种新型的40D防雷型压敏电阻的结构示意图。
[0018]附图标记:1、第一 CP线；2、第二 CP线；3、基体；4、金属层。
【具体实施方式】
[0019]参照图2，一种新型的40D防雷型压敏电阻，包括压敏芯片、第一 CP线I和第二 CP线2，所述压敏芯片包括基体3和在基体3表面形成的金属层4，所述第一 CP线I与金属层4的上表面电连接，所述第二 CP线I与金属层4的下表面电连接；所述第一 CP线I的引线头弯曲的形状和第二 CP线2的引线头弯曲的形状均为蚊香状，所述第一 CP线I和第二 CP线2均为扁平状CP线。
[0020]其中，扁平状CP线通过将传统的圆柱形CP线压扁的方式得到。第一 CP线和第二CP线分别和压敏电阻器芯片金属层的上下表面相连，然后两者再从压敏电阻器芯片连接处引出时，向大致相反的方向延伸出，弯折后平行。图2与图1都只显示了压敏芯片与连接线(第一 CP线和第二 CP线)的一个侧面的结构，另一个侧面的结构与图中所示的结构相同。
[0021]本实用新型在使用传统压敏电阻生产工艺的基础上，通过适当增加铜包钢CP线的长度，先将CP线弯曲成蚊香状，再将其压扁形成交叉连接线，以充分保证CP线与压敏芯片的接触面积。
[0022]进一步作为优选的实施方式，所述基体3为氧化锌体。
[0023]其中，氧化锌体为由氧化锌材料经压制后烧结而成具有一定厚度的圆柱体型氧化锌体。
[0024]进一步作为优选的实施方式，所述金属层4为银层或铜层。
[0025]其中，金属层为经丝网印刷和烧结后在氧化锌表面形成的一层厚度均匀的银层或铜层。
[0026]进一步作为优选的实施方式,所述金属层4的厚度范围为2.5 μ m-5.0 μ m。
[0027]进一步作为优选的实施方式，所述金属层4的直径为36mm。
[0028]本实用新型沿用现有的压敏电阻的生产工艺，不需使用新的压敏电阻的生产原材料，只需要适当增加CP线的长度，并通过采用改进CP线成型的夹具，把CP线弯曲成蚊香状，再形成交叉夹住压敏芯片，最后再按照现有的工艺技术进行生产即可。本实用新型能大大提高CP线与压敏芯片的直接接触面积，解决了大规格压敏芯片在生产过程掉片的问题，并提高了压敏电阻的通流容量和最大能量耐量。
[0029]本实用新型只需要增加1.2cm左右长度的CP线，重新设计一套引线成型的模具，在其他原材料不作改变和生产工艺序均不作调整的情况下，本实用新型的40D大规格压敏电阻具有以下优点:
[0030](I)不需增加总的材料成本。虽然CP线长度需求增加了 1.2cm,但压扁后的CP线与压敏芯片接触点空隙会减少，减少了焊锡的用量。由于焊锡中填充有3%含量的贵金属银，因此，本实用新型并不会造成成本的大幅度增加。
[0031 ] (2 )通过改进的CP线成型模具，将CP线弯曲成蚊香状，增大了 CP线与压敏芯片的接触面积，增大了 CP线与压敏芯片之间的摩擦，减少了大规格压敏电阻在上片时因重量偏重广生移位或掉片的现象，从而提闻了生广效率和广品的合格率。
[0032](3)压敏电阻在工作时，遇到大电流从CP线传输到压敏芯片时，由于CP线与压敏芯片接触面积的增加，流向压敏电阻的芯片的电流密度将会减少，这样可防止压敏电阻因大电流通过而造成热击穿的现象，从而提高了压敏电阻的通流容量和最大能量耐量。
[0033]以上是对本实用新型的较佳实施进行了具体说明，但本实用新型创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
【权利要求】
1.一种新型的40D防雷型压敏电阻，其特征在于:包括压敏芯片、第一 CP线(I)和第二CP线(2)，所述压敏芯片包括基体(3)和在基体(3)表面形成的金属层(4)，所述第一 CP线(I)与金属层(4)的上表面电连接，所述第二 CP线(2)与金属层(4)的下表面电连接；所述第一 CP线(I)的引线头弯曲的形状和第二 CP线(2)的引线头弯曲的形状均为蚊香状，所述第一 CP线(I)和第二 CP线(3)均为扁平状CP线。
2.根据权利要求1所述的一种新型的40D防雷型压敏电阻，其特征在于:所述基体(3)为氧化锌体。
3.根据权利要求1所述的一种新型的40D防雷型压敏电阻，其特征在于:所述金属层(4)为银层或铜层。
4.根据权利要求1所述的一种新型的40D防雷型压敏电阻，其特征在于:所述金属层(4)的厚度范围为2.5 μ m-5.0 μ m。
5.根据权利要求1所述的一种新型的40D防雷型压敏电阻，其特征在于:所述金属层(4)的直径为36mm。
【文档编号】H01C7/12GK203536146SQ201320640026
【公开日】2014年4月9日 申请日期:2013年10月16日 优先权日:2013年10月16日
【发明者】陈春宇, 高泮嵩, 黄浩, 李孔俊, 张孟熙, 梁慈河, 黎明, 郭镇宇, 夏斌, 彭霞辉 申请人:广东风华邦科电子有限公司