具有改进的暗电流性能的图像传感器的制造方法

具有改进的暗电流性能的图像传感器的制造方法
【专利摘要】本发明涉及具有改进的暗电流性能的图像传感器。本发明提供了一种半导体图像传感器件。该图像传感器包括：具有第一侧和与第一侧相对的第二侧的半导体衬底。半导体衬底包括被配置为感测从第二侧投射向衬底的辐射的辐射感测区域。第一层设置在半导体衬底的第二侧上方。第一层具有第一能带隙。第二层设置在第一层上方。第二层具有第二能带隙。第三层设置在第二层上方。第三层具有第三能带隙。第二能带隙小于第一能带隙和第三能带隙。
【专利说明】具有改进的暗电流性能的图像传感器
[0001]相关申请交叉引用
[0002]本申请要求2013年3月11日提交的题目为“Image Sensor With Improved DarkCurrent Performance ”的美国临时专利申请第61/775，957号的发明专利申请的优先权,其代理卷号为：2012-1275/24061. 2390，其全部内容通过引用结合到本文中作为参考。

【技术领域】
[0003]本发明总体上涉及半导体领域，更具体地，涉及具有改进的暗电流性能的图像传感器。

【背景技术】
[0004]半导体图像传感器用于感测诸如光的辐射。互补金属氧化物半导体（CMOS)图像传感器（CIS)和电荷耦合器件（CCD)传感器被广泛用于诸如数码相机或手机摄像头应用程序的各种应用中。这些器件利用衬底中的像素阵列(包括光电二极管和晶体管)，像素阵列可以吸收投射到衬底上的辐射并将感测的辐射转化为电信号。
[0005]背照式（BSI)图像传感器件是一种类型的图像传感器件。这种BSI图像传感器件被配置为检测从背侧投射的光。然而，制造BSI图像传感器件的现有方法仍存在诸如暗电流、白像素、暗图像非均匀等的问题。在制造BSI图像传感器件期间(诸如等离子体蚀刻工艺)可能会产生过量的外部载流子，这些载流子可以导致上述这些问题。还未提出减小或缓解这些上述问题的有效结构或方法。
[0006]因此，尽管现有的半导体图像传感器总体满足它们的预期目的，但它们并非在所有方面尽如人意。


【发明内容】

[0007]为解决上述问题，本发明提供了一种半导体图像传感器件，包括：半导体衬底，具有第一侧和与第一侧相对的第二侧，其中，半导体衬底包括被配置为感测从第二侧投射向衬底的辐射的辐射感测区域；第一层，设置在半导体衬底的第二侧上方，第一层具有第一能带隙；第二层，设置在第一层上方，第二层具有第二能带隙；以及第三层，设置在第二层上方，第三层具有第三能带隙；其中，第二能带隙小于第一能带隙和第三能带隙。
[0008]其中：第一层包括氧化硅；第二层包括氧化铪或碳化硅；以及第三层包括氧化硅。
[0009]该半导体图像传感器件还包括：设置在第三层上方的钝化层。
[0010]其中，钝化层包括氮化硅。
[0011]其中，第一层的厚度为第一能带隙与第二能带隙之间的差值的函数。
[0012]其中，函数表示为：d = h/U/(2#mlE)]其中，d表示第一层的最小厚度，h表示普朗克常数，m表示电子质量，ΛΕ表示第一能带隙和第二能带隙之间的差值。
[0013]其中：第一层的厚度介于约10埃至约500埃的范围内；第二层的厚度介于约20埃至约800埃的范围内；以及第三层的厚度介于约10埃至约5000埃的范围内。
[0014]该半导体图像传感器件还包括：透镜，设置在第二侧上的钝化层上方；以及互连结构，设置在衬底的第一侧上方。
[0015]此外，还提供了一种半导体图像传感器件，包括：衬底，具有正面和背面，衬底包括被配置为检测穿过背面进入衬底的辐射的一个或多个辐射敏感像素；互连结构，位于衬底的正面上方；第一层，位于衬底的背面上方，第一层包括被选择为具有第一导带底能级的第一材料；第二层，位于第一层上方，第二层包括被选择为具有第二导带底能级的第二材料；以及第三层，位于第二层上方，第三层包括被选择为具有第三导带底能级的第三材料；其中，第二导带底能级小于第一导带底能级和第三导带底能级。
[0016]其中：第一层包括氧化硅，并且具有介于约10埃至约500埃的范围内的厚度；第二层包括氧化铪或碳化硅，并且具有介于约20埃至约800埃的范围内的厚度；以及第三层包括氧化硅，并且具有介于约10埃至约5000埃的范围内的厚度。
[0017]该半导体图像传感器件还包括：位于第三层上方的钝化层。
[0018]其中，钝化层包括氮化硅。
[0019]其中，第一层的厚度相关于第一导带底能级与第二导带底能级之间的差值。
[0020]其中，厚度大于或等于：（普朗克常数）除以[(2*电子质量*第一导带底能级与第二导带底能级之间的差值）的平方根]。
[0021]该半导体图像传感器件还包括设置在钝化层上方的滤色器和微透镜。
[0022]此外，还提供了一种制造半导体图像传感器件的方法，包括：在衬底中形成辐射感测元件，衬底具有正侧和与正侧相对的背侧，其中，辐射感测元件被配置为感测从背侧进入衬底的辐射；在衬底的正侧上方形成互连结构；以将互连结构设置在衬底与载体之间的方式将衬底接合至载体；在接合之后，从背侧减薄衬底；在减薄之后，在衬底的背侧上方形成第一层，第一层具有第一能带隙；在第一层上方形成第二层，第二层具有第二能带隙；以及在第二层上方形成第三层，第三层具有第三能带隙；其中，第二能带隙小于第一能带隙和第三能带隙。
[0023]其中：实施形成第一层的步骤，使第一层包括氧化硅，并且具有介于约10埃至约500埃的范围内的厚度；实施形成第二层的步骤，使第二层包括氧化铪或碳化硅，并且具有介于约20埃至约800埃的范围内的厚度；实施形成第三层的步骤，使第三层包括氧化硅，并且具有介于约10埃至约5000埃的范围内的厚度。
[0024]该方法还包括：在第三层上方形成含氮钝化层；以及在钝化层上方形成透镜。
[0025]其中，形成第一层的步骤包括：将第一层的厚度配置为第一能带隙和第二能带隙之间的差值的函数。
[0026]其中，函数表不为：d = h/[-J(2 ^ m '、AL)J，其中,d表不第一层的最小厚度，h表不普朗克常数，m表示电子质量，ΛΕ表示第一能带隙和第二能带隙之间的差值。

【专利附图】

【附图说明】
[0027]当结合附图进行阅读时，根据以下详细描述可以更好地理解本发明的各个方面。应该强调，根据工业中的标准实践，未按比例绘制各个部件。事实上，为了清楚讨论起见，可以任意地增大或减小各个部件的尺寸。
[0028]图I是根据本发明的各个方面示出用于制造图像传感器件的方法的流程图。
[0029]图2至图5和图7是根据本发明的各个方面的图像传感器件在各个制造阶段中的示例性的局部截面侧视图。
[0030]图6是根据本发明的各个方面的简化的能带图。

【具体实施方式】
[0031]应该理解，以下公开内容提供了许多用于实施本发明的不同特征的多个不同的实施例或实例。以下描述了部件和布置的具体实例以简化本发明。当然，这仅仅是实例，并不是用于限制本发明。而且，在以下描述中，第一部件形成在第二部件上方或者之上可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且还可以包括形成介入在第一和第二部件之间的附加部件，从而使第一和第二部件不直接接触的实施例。为了简化和清楚的目的，可以以不同比例任意绘制各个部件。
[0032]图I是根据本发明的各个方面示出制造半导体图像传感器件的方法10的流程图。参考图1，方法10开始于框12，其中，在半导体衬底中形成辐射感测元件。衬底具有正侧和与正侧相对的背侧。辐射感测元件被配置为感测从背侧进入衬底的辐射。
[0033]方法10包括步骤14，其中，在衬底的正侧上方形成互连结构。
[0034]方法10包括步骤16，其中，将衬底接合至载体。以一种在接合之后使互连结构设置在衬底和载体之间的方式实施步骤16。
[0035]方法10包括步骤18，其中，在接合之后从背侧减薄衬底。
[0036]方法10包括步骤20，其中，在减薄之后，将在衬底的背侧上方形成第一层。第一层具有第一能带隙。在一些实施例中，实施步骤20以使第一层包含氧化硅，并且具有介于约10埃至约200埃的范围内的厚度。
[0037]方法10包括步骤22，其中，在第一层上方形成第二层。第二层具有第二能带隙。在一些实施例中，实施步骤22以使第二层包含氧化铪或碳化硅，并且具有介于300埃至约800埃的范围内的厚度。
[0038]方法10包括步骤24，其中，在第二层上方形成第三层。第三层具有第三能带隙。第二能带隙小于第一能带隙和第三能带隙。在一些实施例中，实施步骤24以使第三层包含氧化硅，并且具有介于约30埃至约60埃的范围内的厚度。
[0039]应该理解，可以在图I的方法之前、期间或之后实施额外的工艺步骤。例如，可以在第三层上方形成含氮钝化层。再例如，可以在钝化层上方形成透镜。为了简单的目的，本文中不再详细描述额外的工艺步骤。
[0040]图2至图5及图7是根据图I的方法10的各个方面的背照式（BSI)图像传感器件30在各个制造阶段的装置的各个实施例的示例性局部截面侧视图。图像传感器件30包括用于感测和记录射向图像传感器件30背侧的辐射(诸如光)的强度的像素的阵列或栅格。图像传感器件30可以包括电荷耦合器件（CXD)、互补金属氧化物半导体（CMOS)图像传感器(CIS)、有源像素传感器（APS)或无源像素传感器。图像传感器件30还包括在邻近像素栅格处提供的附加的电路以及输入/输出端，以为像素提供操作环境并支持与像素的外部通信。应该理解，已经简化了图2至图5以便更好的理解本发明的发明概念，且不必按比例绘制图2至图5。
[0041]参考图2，图像传感器件30包括衬底40 (在下文中被称为器件衬底)。器件衬底40为掺杂有P型掺杂剂(诸如硼）的硅衬底(例如，P型衬底)。可选地，器件衬底40可以为另一种合适的半导体材料。例如，器件衬底40可以为掺杂有η型掺杂剂(诸如磷或砷)的娃衬底（η型衬底)。器件衬底40可以包括诸如锗和金刚石的其他元素半导体。器件衬底40可以可选地包括化合物半导体和/或合金半导体。此外，器件衬底40可以包括外延层（印ilayer)，其可以被拉紧以增强性能，并且器件衬底40可以包括绝缘体上硅（SOI)结构。
[0042]再次参考图2，器件衬底40具有正侧（也称为正面)50和背侧（也称为背面)60。对于诸如图像传感器件30的BSI图像传感器件而言，辐射从背侧60投射并穿过背面进入衬底40。器件衬底40还具有初始厚度65。在一些实施例中，初始厚度65介于约100微米(μπι)至约3000 μ m的范围内，例如，初始厚度65介于约500 μ m至约1000 μ m的范围内。
[0043]在衬底40中形成多个介电沟槽隔离（STI)结构70。在一些实施例中，通过下列工艺步骤形成STI结构70 :从正侧50在衬底40内蚀刻开口 ；使用诸如氧化硅、氮化硅、氮氧化硅、低k材料或其他合适的介电材料的介电材料填充开口 ；以及之后实施抛光工艺(例如，化学机械抛光（CMP)工艺）以平坦化填充开口的介电材料的表面。在一些实施例中，可以形成深沟槽隔离（DTI)结构。DTI结构的形成工艺可以与STI结构70的形成工艺相似，但是形成的DTI结构的深度大于STI结构70的深度。在特定实施例中，也可以形成掺杂的隔离结构。可以通过一种或多种离子注入工艺形成掺杂的隔离结构。可以形成掺杂的隔离结构以代替或补充STI或DTI结构。
[0044]在衬底40中形成多个像素。像素包括辐射感测掺杂区75。这些辐射感测掺杂区75通过一种或多种离子掺杂工艺或扩散工艺形成，并且可以掺杂有与衬底40的掺杂剂极性相反的掺杂剂。因此，在描述的实施例中，像素包含η型掺杂区。对于诸如图像传感器件30的BSI图像传感器件而言，像素被配置为检测辐射，诸如从背侧60投射到器件衬底40的入射光78。
[0045]在一些实施例中，每一个像素包括光电二极管。在一些实施例中，可以在每一个光电二极管下方形成深注入区。在一些实施例中，像素可以包括钉扎（pinned)层光电二极管、光电门、复位晶体管、源极跟随器晶体管和转移晶体管。像素也可以称为辐射检测器件或光传感器。像素可以相互改变以具有不同的结深度、厚度、宽度等。应当理解，每一对邻近或相邻的像素可以通过以上所述的一个相应的隔离结构70彼此间隔开。
[0046]现参考图3，在器件衬底40的正侧50上方形成互连结构80。互连结构80包括多个图案化的介电层和导电层，用于在图像传感器件30的各个掺杂的部件、电路和输入/输出端之间提供互连件(例如，引线)。互连结构80包括层间电介质和多层互连（MLI)结构。MLI结构包括连接件、通孔和金属线。为了示出的目的，图3示出了多个导电线90和通孔/接触件95，应当理解，示出的导电线90和通孔/接触件95仅为示例性的，且导电线90和通孔/接触件95的实际布置和结构可以根据设计需求以及制造方面的考量而改变。
[0047]MLI结构可以包括诸如铝、铝/硅/铜合金、钛、氮化钛、钨、多晶硅、金属硅化物或它们的组合的导电材料，MLI结构被称为铝互连件。可以通过包括物理汽相沉积（PVD)(或溅射)、化学汽相沉积（CVD)、原子层沉积（ALD)或它们的组合的工艺形成铝互连件。形成铝互连件的其他制造技术可以包括光刻工艺和蚀刻以图案化用于垂直连接件(例如，通孔/接触件95)和水平连接件(例如，导电线90)的导电材料。可选地，铜多层互连件可以用于形成金属图案。铜互连结构可以包括铜、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金属硅化物或它们的组合。可以通过包括CVD、溅射、镀或其他合适的工艺技术形成铜互连结构。
[0048]仍参考图3，在互连结构80上形成缓冲层100。在本实施例中，缓冲层100包括诸如氧化硅的介电材料。可选地，缓冲层100可以可选地包括氮化硅。通过CVD、PVD或其他合适的技术形成缓冲层100。通过CMP工艺平坦化缓冲层100以形成平滑表面。
[0049]之后，载体衬底110通过缓冲层100接合至器件衬底40，从而可以实施对器件衬底40的背侧60的处理。在本实施例中，载体衬底110与衬底40相似并包括硅材料。可选地，载体衬底110可以包括玻璃衬底或其他合适的材料。载体衬底110可以通过分子力(已知为直接接合或光学融合接合的技术)或通过本领域已知的其他接合技术(诸如金属扩散或阳极接合)接合至器件衬底40。
[0050]再次参考图3，缓冲层100在器件衬底40和载体衬底110之间提供电隔离。载体衬底110为在器件衬底40的正侧50上形成的各个器件(诸如形成在其中的像素)提供保护。载体衬底110也为在下文中论述的器件衬底40的背侧60的处理提供机械强度和支持。在接合之后，器件衬底40和载体衬底110可以可选地进行退火以增强接合强度。
[0051]现参考图4，在接合载体衬底110之后，实施减薄工艺以从背侧60减薄器件衬底
40。减薄工艺120可以包括机械研磨工艺和化学减薄工艺。在机械研磨工艺过程中，可以首先从器件衬底40中去除大量的衬底材料。然后，化学减薄工艺可以将化学蚀刻剂(etchingchemical)应用于器件衬底40的背侧60以进一步减薄器件衬底40至厚度130，厚度130为几微米的数量级。在一些实施例中，厚度130大于约Iym但小于约3μπι。还应当理解，本发明中所公开的特定厚度仅为实例，并且也可以根据应用类型以及图像传感器件30的设计需求实现其他厚度。
[0052]现参考图5，在减薄的衬底40的背侧60上方形成层150。层150包括具有高能带隙的材料。也就是说，对于层150的材料而言,导带(Ee)的底能级(bottom level)相对较高。在一些实施例中，层150包含介电材料，例如，氧化硅。层150也具有厚度155(垂直尺寸)。在特定实施例中，厚度155被配置为适合的厚度以防止电荷或载流子移动至下方的衬底40。将在下文中更详细的论述层150的厚度155的配置。在一些实施例中，厚度155大于约5埃，例如，厚度155介于约10埃至约500埃的范围内。
[0053]在层150上方形成层160。层160包括具有低能带隙的材料。也就是说，对于层160的材料而言，导带(E。)的底能级相对较低，例如，低于层150的材料的导带的底能级。层160还具有厚度165。在特定实施例中，层160的材料组成和它的厚度165均被配置为用于储存电荷或载流子。也就是说，选择层160的材料组成和它的厚度165以捕获层160内过量的载流子，使这些载流子不会移动至硅衬底40。在一些实施例中，层160包含诸如碳化硅的介电材料。在其他实施例中，层160包含低k介电材料,例如氧化铪。在一些实施例中，层160的厚度165大于约5埃，例如，厚度165介于约20埃至约800埃的范围内。
[0054]在层160上方形成层170。层170包含具有高能带隙的材料。也就是说，对于层170的材料而言，导带(Ee)的底能级相对较高，例如高于层160的材料的导带的底能级。层170还具有厚度175。在特定实施例中，层170的材料组成和厚度175被配置为防止载流子移动至硅衬底40。在一些实施例中，层170包含介电材料，例如碳化硅。在一些实施例中，层170的厚度175大于约10埃，例如，厚度175介于约10埃至约5000埃的范围内。
[0055]然后，在层170上方可选地形成钝化层180。钝化层180保护下面的层免受潮湿、灰尘、应力等的损害。在一些实施例中，钝化层180包含氮化硅材料。
[0056]应该理解，图2至图5仅示出了图像传感器件30的“像素阵列”区域。如上文所进行的论述，“像素阵列”区域包含被配置为从背侧60检测光的像素。图像传感器件30还可以包括出于简化的目的未示出的其他区域。例如，图像传感器件30可以包括黑电平校正区域。黑电平校正区域包含一个或多个形成在器件衬底40中的需保持光学暗度的参考像素，以便设置基线基准(baseline reference)。可以将诸如金属屏蔽件的遮光元件形成在黑电平校正区域的背侧60上方。这种遮光元件帮助将下方的参考像素保持为光学黑度。图像传感器件30还可以包括其他区域，诸如被保留为形成接合焊盘的接合焊盘区域，以便在图像传感器件30和外部器件之间可以建立电连接件，或包括数字器件的外围区域(诸如专用集成电路(ASIC)器件或片上系统(SOC)器件)，或划线区域。此外，出于简化的目的，在本文的描述中省略了这些区域。
[0057]层150、160和170的堆叠件按照能带隙的方式共同形成了“高-低_高”的结构。更具体的，现参考图6，示出了衬底40和由层150/160/170形成的堆叠件的简化的能带图。从右侧开始并移至左侧，分别示出了衬底40、层150、层160和层170的能带图。对于这些层的每层均存在导带(Ec)和价带(valence band, Ev)。导带Ec位于价带Ev上方。示出了衬底40以及层150、160和170中的每一层的导带Ec底以及价带Ev顶。
[0058]如图6所示，由于层160的材料为低能带隙材料，因此，其导带E。的底能级低于包含高能带隙材料的层150和170的底能级。换句话说，层150和170的导带E。的底能级均高于层160的导带E。的底能级。由于能够帮助层160捕获层160内的诸如载流子200的载流子，因此这种高-低-高带隙结构是所期望的。更具体的，如果诸如载流子200的过量电荷移动进入衬底40内，它们将导致图像传感器件的性能退化。这种性能退化可能包括白像素、暗电流、暗图像非均匀等。因此，期望将载流子200保持在层160内并防止它们移动至衬底40。
[0059]这里，层150被配置为具有高能带隙，S卩，导带E。底的高能级。另一方面，层160被配置为具有低能带隙，即，导带E。底的低能级。如果载流子200移动至衬底内，其必须首先穿过层150。然而，在层150和160之间出现带隙差210。带隙差210为层150的导带Ec底与层160的导带Ec底之间的差值。而载流子200难以越过这个带隙差210。因此，基本上减小了载流子200朝向衬底40的移动。应该理解，带隙差210越陡峭(越大)，载流子200越难以穿过层150并移动至衬底40内。由此，载流子200被有效地捕获在层160内，从而减小或缓解前文所论述的图像传感器的性能退化。
[0060]相似地，由于层170也被配置为，与层160相比，其导带Ec底具有较高的能级，因此，层160和170之间也存在带隙差220。这一带隙差220也限制了载流子200的移动。由于载流子移动至硅衬底内可以导致暗电流并影响CMOS图像传感器的性能，因此，期望限制载流子的移动。
[0061]基于上述讨论，可以看出，在层150和170 (具有高能带隙)之间设置层160 (具有低能带隙)有效地生成了量子阱，其帮助将载流子限制在层160内。
[0062]还应该理解，在一些实施例中，可以掺杂一个或多个层150、160和170以进一步增加带隙差210。
[0063]除上文所讨论的能带差210/220外，本发明还配置了层160的厚度165(如图5所示)以进一步防止载流子200移动到衬底40内。在一些实施例中，厚度165被选择为足够大以减小“量子隧穿效应”。量子隧穿效应指的是物体移动穿过阻挡物的一种现象，这种阻挡物不能通过经典物理学越过，但是在特定的一段时间之后，物体将以某种方式再次出现在阻挡物的另一侧。应用在本文中，尽管假设电荷微粒不能越过层150这一阻挡物，但是量子隧穿效应可能与越过(overcoming)层150 (即，“阻挡物”)并出现在层150的另一侧上的载流子200相关。
[0064]量子隧穿效应的发生(或发生的可能性)取决于穿过阻挡物时物体必须移动的距离。在这种情况下，变量为层150的厚度155。根据本发明的各个方面，厚度155可以以下列数学方程式表达:
[0065]d = h /[^(2 * m~KF)]
[0066]其中，d表不第一层的最小厚度，h表不普朗克常数(6.626068 X 10 34m2kg/s ), m表示电子质量(9.10938188X l(T31kg)，且ΛΕ表示阻挡层(B卩，层150)和物体所在的层(B卩，层160)的能带隙之间的差值(即，能带差210)。更清楚的表述为，上述等式基本上表示为，将层的厚度155设定为大于或等于:(普朗克常数)除以[(2*电子质量*层150的导带底与层160的第二导带底之间的差值)的平方根]。因此，由于普朗克常数和电子质量为常数，所以层155的最小厚度可以在选择了层150和160的材料组成之后进行计算。当然，如果厚度155被设定为大幅超过最小值d，则可以进一步减小量子隧穿效应。然而，由于较厚的层150可以增加整体器件尺寸或制造成本，因此在其他方面，并不期望较厚的层150。厚度155的更优选的值应该大于最小厚度d，但不应大出太多。
[0067]现参考图7，可以实施额外的制造工艺以完成图像传感器件40的制造。例如，可以从背侧60在层180上方形成滤色器层300。滤色器层300可以包括多个滤色器，其被设置为使入射辐射照射在其上并穿过滤色器。滤色器可以包括基于染料(或基于颜料)的聚合物或树脂以过滤与色谱(例如，红色、绿色和蓝色)相对应的入射辐射的特定波长带。
[0068]其后，在滤色器层上方形成包括多个微透镜310的微透镜层。微透镜将入射辐射导向并聚焦至器件衬底40中的特定辐射感测区域。根据微透镜所使用材料的折射率以及与传感器表面之间的距离，微透镜可以被设置为各种布置且具有各种形状。在形成滤色器层或微透镜层之前，器件衬底40也可以可选地进行激光退火工艺。
[0069]应该理解，上文所描述的制造工艺的顺序并不用于限制。在其他实施例中，可以根据与本文中示出的工艺顺序不同的工艺顺序形成一些层或器件。此外，可以形成一些为了简化的目的而在本文中未描述的其他层。
[0070]上文所论述的实施例提供了相对于传统图像传感器件的优势，例如，相对于白像素、暗电流或暗图像非均匀的优势。然而，应该理解，没必要在本文中论述所有的优势，且其他实施例可以提供不同的优势，且所有的实施例并不需要特定的优势。
[0071]如上文所进行的论述，如果允许过量的载流子传导至衬底中的辐射敏感的像素，它们可以导致诸如白像素、暗电流或非均匀暗图像的缺陷。作为实例，暗电流为常见类型的图像传感器缺陷，且其可被定义为当不存在实际的照明时，存在像素电流。也就是说，当其不应当检测光时，像素“检测”光。上文中所讨论的暗电流或其他类型的缺陷可以归于由过量的载流子产生的泄漏电流。传统的图像传感器还未产生用于捕获这些过量载流子的合适的机制，或在另一方面不能防止过量载流子传播至衬底内。
[0072]相比较之下，前文所论述的图像传感器件30利用特有且优选的膜堆叠方案而优选地捕获其过量的载流子。例如，通过层150、160和170形成的高-低-高能带隙方案在层160和150之间生成了带隙差。由于具有带隙差，因此层160中过量的载流子不能越过阻挡物，并且由此基本在层160内捕获载流子。此外，优选层150的厚度以最小化量子隧穿效应，其中，载流子可以“隧穿”层150以到达衬底。在此，优选的层150的厚度基本上减小了载流子能够隧穿层150的可能性，并帮助在层160内捕获载流子。由于很少的载流子可以传播至衬底中的辐射感测区域，因此基本上减小了诸如白像素、暗电流或暗图像非均匀的性能退化。
[0073]本发明的一个方面包括半导体图像传感器件。该半导体器件包括具有第一侧和与第一侧相对的第二侧的半导体衬底，其中，半导体衬底包括被配置为从第二侧感测投射向衬底的辐射的辐射感测区域；第一层，设置在半导体衬底的第二侧上方，第一层具有第一能带隙；第二层，设置在第一层上方，第二层具有第二能带隙；以及第三层，设置在第二层上方，第三层具有第三能带隙；其中，第二能带隙小于第一能带隙和第三能带隙。
[0074]本发明的另一方面包括半导体图像传感器件。该半导体图像传感器件包括:具有正面和背面的衬底，衬底包括被配置为检测穿过背面进入衬底的辐射的一个或多个辐射敏感像素；互连结构，位于衬底的正面上方；第一层位于衬底的背面上方，第一层包括被选择为具有第一导带底能级的第一材料；第二层，位于第一层上方，第二层包括被选择为具有第二导带底能级的第二材料；以及第三层，位于第二层上方，第三层包括被选择为具有第三导带底能级的第三材料；其中，第二导带底能级小于第一导带底能级和第三导带底能级。
[0075]本发明的又一个方面包括制造半导体图像传感器件的方法。该方法包括:在衬底中形成辐射感测元件，衬底具有正侧和与正侧相对的背侧，其中，辐射感测元件被配置为感测从背侧进入衬底的辐射；在衬底的正侧上方形成互连结构；将衬底以使互连结构设置在衬底和载体之间的方式接合至载体；在接合之后，从背侧减薄衬底；在减薄之后在衬底的背侧上方形成第一层，第一层具有第一能带隙；在第一层上方形成第二层，第二层具有第二能带隙；以及在第二层上方形成第三层，第三层具有第三能带隙；其中，第二能带隙小于第一能带隙和第三能带隙。
[0076]上面概述了多个实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以最本发明作出多种变化、替换以及改变。
【权利要求】
1.一种半导体图像传感器件，包括： 半导体衬底，具有第一侧和与所述第一侧相对的第二侧，其中，所述半导体衬底包括被配置为感测从所述第二侧投射向所述衬底的辐射的辐射感测区域； 第一层，设置在所述半导体衬底的第二侧上方，所述第一层具有第一能带隙； 第二层，设置在所述第一层上方，所述第二层具有第二能带隙；以及 第三层，设置在所述第二层上方，所述第三层具有第三能带隙； 其中，所述第二能带隙小于所述第一能带隙和所述第三能带隙。
2.根据权利要求1所述的半导体图像传感器件，其中： 所述第一层包括氧化硅； 所述第二层包括氧化铪或碳化硅；以及 所述第三层包括氧化硅。
3.根据权利要求1所述的半导体图像传感器件，还包括：设置在所述第三层上方的钝化层。
4.根据权利要求3所述的半导体图像传感器件，其中，所述钝化层包括氮化硅。
5.根据权利要求1所述的 半导体图像传感器件，其中，所述第一层的厚度为所述第一能带隙与所述第二能带隙之间的差值的函数。
6.根据权利要求5所述的半导体图像传感器件，其中，所述函数表示为：d = h/[V(2*m*AE)|，其中，d表示所述第一层的最小厚度，h表示普朗克常数，m表示电子质量，ΛΕ表示所述第一能带隙和所述第二能带隙之间的差值。
7.根据权利要求1所述的半导体图像传感器件，其中： 所述第一层的厚度介于约10埃至约500埃的范围内； 所述第二层的厚度介于约20埃至约800埃的范围内；以及 所述第三层的厚度介于约10埃至约5000埃的范围内。
8.根据权利要求1所述的半导体图像传感器件，还包括： 透镜，设置在所述第二侧上的所述钝化层上方；以及 互连结构，设置在所述衬底的所述第一侧上方。
9.一种半导体图像传感器件，包括： 衬底，具有正面和背面，所述衬底包括被配置为检测穿过所述背面进入所述衬底的辐射的一个或多个辐射敏感像素； 互连结构，位于所述衬底的正面上方； 第一层，位于所述衬底的背面上方，所述第一层包括被选择为具有第一导带底能级的第一材料； 第二层，位于所述第一层上方，所述第二层包括被选择为具有第二导带底能级的第二材料；以及 第三层，位于所述第二层上方，所述第三层包括被选择为具有第三导带底能级的第三材料； 其中，所述第二导带底能级小于所述第一导带底能级和所述第三导带底能级。
10.一种制造半导体图像传感器件的方法，包括：在衬底中形成辐射感测元件，所述衬底具有正侧和与所述正侧相对的背侧，其中，所述辐射感测元件被配置为感测从所述背侧进入所述衬底的辐射； 在所述衬底的正侧上方形成互连结构； 以将所述互连结构设置在所述衬底与载体之间的方式将所述衬底接合至所述载体； 在所述接合之后，从所述背侧减薄所述衬底； 在所述减薄之后，在所述衬底的背侧上方形成第一层，所述第一层具有第一能带隙； 在所述第一层上方形成第二层，所述第二层具有第二能带隙；以及 在所述第二层上方形成第三层，所述第三层具有第三能带隙； 其中，所述第二 能带隙小于所述第一能带隙和所述第三能带隙。
【文档编号】H01L27/146GK104051481SQ201410006926
【公开日】2014年9月17日 申请日期:2014年1月7日 优先权日:2013年3月11日
【发明者】高敏峰, 杨敦年, 刘人诚, 洪丰基, 蔡双吉, 林政贤, 庄俊杰 申请人:台湾积体电路制造股份有限公司