具有高占空因数的图像传感器的制造方法
【专利摘要】本发明涉及了一种器件，包括位于其中的图像传感器的第一芯片，以及与该第一芯片相接合的第二芯片。第二芯片包括从基本上由复位晶体管、选择器、行选择器及其组合构成的组中选出来的逻辑器件。该逻辑器件和图像传感器相互电连接，并且是相同的像素单元的部分。本发明还提供了一种具有高占空因数的图像传感器。
【专利说明】具有高占空因数的图像传感器
【技术领域】
[0001]本发明涉及半导体领域，更具体地，本发明涉及一种具有高占空因数的图像传感器。
【背景技术】
[0002]由于较高的电子捕捉效率，背照式(BSI)图像传感器芯片代替了正照式(FSI)图像传感器芯片。在形成BSI图像传感器芯片的过程中，图像传感器(诸如，光电二极管)和逻辑电路形成在晶圆的硅衬底上，然后在硅芯片的正面上形成了互连结构。随后减薄晶圆，并且在硅衬底的背面上形成背面结构，诸如，滤色器和微透镜。
[0003]BSI图像传感器芯片中的图像传感器响应于光子的刺激而生成电信号。电信号(诸如，电流)的幅度取决于相应的图像传感器所接收到的入射光的强度。为了提高图像传感器的量子效率，图像传感器优选地占用了大部分包括有图像传感器的像素单元所使用的芯片区域。由于除了图像传感器以外，像素单元还包括有附加器件，包括例如，传输门晶体管、复位晶体管、源极跟随器和行选择器，所以限制了量子效率的改善。
【发明内容】
[0004]为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种器件，包括:第一芯片，所述第一芯片中包含有图像传感器；以及第二芯片，与所述第一芯片相接合，其中，所述第二芯片包含有从基本由复位晶体管、选择器、行选择器及它们的组合所构成的组中选择的逻辑器件，并且所述逻辑器件和所述图像传感器相互电连接并且是相同像素单元的部分。
[0005]在所述器件中，所述第一芯片中还包含有传输门晶体管，其中，所述传输门晶体管与所述图像传感器电连接，并且所述传输门晶体管是所述相同像素单元的部分。
[0006]在所述器件中，所述第一芯片中还包含有浮置扩散电容器，其中，所述浮置扩散电容器与所述传输门晶体管的源极/漏极电连接，并且所述浮置扩散电容器是所述相同像素单兀的部分。
[0007]在所述器件中，所述第二芯片包含有复位晶体管、选择器以及行选择器。
[0008]在所述器件中，还包括:第一半导体衬底，位于所述第一芯片中；第一互连结构，位于所述第一芯片中，其中，所述第一互连结构包含有位于所述第一半导体衬底的正面上的多个金属层；第一金属焊盘，位于所述第一芯片的表面上并且通过所述第一互连结构与所述相同像素单元电连接；第二半导体衬底，位于所述第二芯片中；第二互连结构，位于所述第二芯片中，其中，所述第二互连结构包含有位于所述第二半导体衬底的正面上的多个金属层；以及第二金属焊盘，位于所述第二芯片的表面上并且通过所述第二互连结构与所述逻辑器件电连接，其中，所述第一金属焊盘和所述第二金属焊盘相互接合。
[0009]在所述器件中，所述相同像素单元与位于所述第一芯片的表面上的两个金属焊盘电连接，其中，所述逻辑器件与位于所述第一芯片的表面上的两个附加金属焊盘电连接，并且所述两个金属焊盘中的每一个均与所述两个附加金属焊盘中的一个相接合。
[0010]在所述器件中，还包括:位于所述第二芯片中的图像信号处理(ISP)电路，其中，所述ISP电路包含有从基本上由模数转换器(ADC)、相关双取样(CDS)电路、行解码器及它们的组合所构成的组中选择的电路。
[0011]在所述器件中，在所述第一芯片中基本没有ISP电路。
[0012]在所述器件中，还包括:通孔；接合焊盘，位于所述第一芯片的表面上并且与所述通孔电连接；以及第一金属焊盘，位于所述第一芯片的表面上并且与位于所述第二芯片的表面上的第二金属焊盘相接合，其中，所述接合焊盘通过所述第一金属焊盘和所述通孔与所述第二金属焊盘电连接。
[0013]在所述器件中，所述第一芯片是背照式图像传感器芯片。
[0014]根据本发明的另一方面，提供了一种器件，包括:第一芯片，包括:传感器阵列，包含有多个图像传感器；多个传输门晶体管，其中，所述多个传输门晶体管中的每一个均与所述多个图像传感器中的一个电连接；和第一多个金属焊盘，位于所述第一芯片的正面上，其中，所述第一多个金属焊盘与所述多个图像传感器以及所述多个传输门晶体管电连接；以及第二芯片，与所述第一芯片相接合，其中，所述第二芯片包括:多个复位晶体管、多个源极跟随器以及与所述多个图像传感器和所述多个传输门晶体管相连接以形成包括多个像素单元的像素单元阵列的多个行选择器；和第二多个金属焊盘，位于所述第二芯片的正面上，其中，所述第二多个金属焊盘与所述多个复位晶体管、所述多个源极跟随器和所述多个行选择器电连接，并且所述第二多个金属焊盘中的每一个均与所述第一多个金属焊盘中的一个相接合。
[0015]在所述器件中，所述第一芯片还包括:多个浮置扩散电容器，并且所述多个浮置扩散电容器中的每一个均与所述多个传输门晶体管之一的源极/漏极电连接，并且形成所述多个像素单元中的相应一个像素单元的部分。
[0016]在所述器件中，所述多个传输门晶体管的栅极被配置成从所述第二芯片接收控制信号。
[0017]在所述器件中，还包括:第一半导体衬底，位于所述第一芯片中；第一互连结构，位于所述第一芯片中，其中，所述第一互连结构包含有位于所述第一半导体衬底的正面上的多个金属层；第二半导体衬底，位于所述第二芯片中；以及第二互连结构，位于所述第二芯片中，其中，所述第二互连结构包含有位于所述第二半导体衬底的正面上的多个金属层，并且所述第一互连结构和所述第二互连结构以及所述第一多个金属焊盘和所述第二多个金属焊盘位于所述第一半导体衬底和所述第二半导体衬底之间。
[0018]在所述器件中，所述多个像素单元中的每一个均包括:两个金属焊盘，位于所述第一芯片中；以及两个附加金属焊盘，位于所述第二芯片中并且与所述第一芯片中的所述两个金属焊盘相接合。
[0019]在所述器件中，还包括:多个金属焊盘，位于所述第一芯片中并且连接至接地的衬底；以及附加金属焊盘，位于所述第二芯片中并且与所述多个金属焊盘相接合。
[0020]在所述器件中，还包括:位于所述第一芯片中的滤色器和微透镜。
[0021]根据本发明的另一方面，提供了一种方法，包括:将第一芯片与第二芯片相接合，其中，所述第一芯片包括:第一半导体衬底；和图像传感器，设置在所述第一半导体衬底的表面上；并且其中，所述第二芯片包括:第二半导体衬底；和逻辑器件，位于所述第二半导体衬底的表面上并选自于基本上由复位晶体管、源极跟随器、行选择器及它们的组合所构成的组，其中，所述逻辑器件和所述图像传感器相互电连接，并且形成相同像素单元的部分；以及在所述第一芯片的表面上形成接合焊盘，其中，所述接合焊盘与所述第二芯片中的器件电连接。
[0022]在所述方法中，还包括:在接合步骤之后，在所述第一芯片的表面上形成滤色器和微透镜，其中，所述滤色器和所述第二芯片位于所述第一半导体衬底的相对侧上。
[0023]在所述方法中，接合步骤包括:通过金属与金属的直接接合将位于所述第一芯片的正面上的第一金属焊盘与位于所述第二芯片的正面上的第二金属焊盘相接合。
【专利附图】
【附图说明】
[0024]为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中:
[0025]图1至图5是根据示例性的实施例制造堆叠的图像传感器晶圆/芯片的中间阶段的截面图；
[0026]图6示出了根据一些可选示例性实施例的像素单元的示意性电路图；
[0027]图7示出了被分成两个堆叠的芯片的示例性像素单元的俯视图。
【具体实施方式】
[0028]下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本发明的范围。
[0029]根据多个示例性实施例提供了一种堆叠的图像传感器芯片/晶圆及其形成方法。示出了形成堆叠的图像传感器芯片和相应的堆叠的晶圆的中间阶段。论述了实施例的变型。在所有多个视图和示例性实施例中，类似的标号被用于代表类似的元件。
[0030]图1至图5示出了根据一些示例性实施例的堆叠BSI图像传感器芯片/晶圆和器件管芯/晶圆的中间阶段的截面图。图1示出了图像传感器芯片20，该图像传感器芯片是在其中包括有多个图像传感器芯片20的晶圆22的一部分。图像传感器芯片20包括半导体衬底26，该半导体衬底可以是结晶的硅衬底或是由其他半导体材料形成的半导体衬底。在整个说明书中，表面26A被作为半导体衬底26的正面，而表面26B则被作为半导体衬底26的背面。图像传感器24形成在半导体衬底26的正面26A上。图像传感器24被配置成将光信号(光子)传送成电信号并且可以是感光的金属氧化物半导体(MOS)晶体管或感光的二极管。因此，在整个说明书中，图像传感器24可选地被称为光电二极管24，然而也可以是其他类型的图像传感器。在一些示例性的实施例中，光电二极管24从正面26A延伸到半导体衬底26中，并且形成了图7中所示的俯视图中所示出的图像传感器阵列。
[0031]在一些实施例中，每个光电二极管24均与包括有栅极30的传输门晶体管28的第一源极/漏极区域电连接。连接着的光电二极管24可以分享传输门晶体管28的第一源极/漏极。例如，通过向衬底中实行注入从而形成作为浮置扩散电容器32的p-n结来在衬底26中形成浮置扩散电容器32。浮置扩散电容器32可以形成在传输门晶体管28的第二源极/漏极区域中，并且由此将浮置扩散电容器32的一个电容器极板与传输门晶体管28的第二源极/漏极区域电连接。
[0032]在一些实施例中，至少一些并且可能的所有的被用来处理源于光电二极管24的信号的外围电路不形成在图像传感器芯片20和晶圆22中。这些外围电路包括图像信号处理(ISP)电路，该电路可以包括模数传送器(ADC)、相关双取样(CDS)电路、行解码器等。
[0033]再次参考图1，正面互连结构34形成在半导体衬底26上方，并且被用于电互连图像传感器芯片20中的器件。正面互连结构34包括介电层36以及位于介电层36中的金属线38和通孔40。在整个说明书中，位于相同的介电层36中的金属线38整体被称为金属层。互连结构34可以包括多个金属层。介电层36可以包括低k介电层并且可能地包括位于低k介电层上方的钝化层。该低k介电层具有低k值，例如，低于大约3.0。钝化层可以由k值大于3.9的非低k介电材料形成。
[0034]位于晶圆22的正面上的是金属焊盘42可以具有与介电层36中的顶层的顶面基本上齐平或更高的顶面。金属焊盘42可以包含铜、铝，以及可能的其他金属。在一些实施例中，传输门晶体管28的每个栅极30均与金属焊盘之一电连接。一些金属焊盘42 (诸如，金属焊盘42A)可以与衬底接地相连接，图6中将其示为GND。因此，栅极30通过金属焊盘接收传输信号。每个浮置扩散电容器32均与金属焊盘42之一电连接，由此使得存储在扩散电容器32中的电荷可以通过相应的连接金属焊盘42向芯片100(图1未示出，请参考图3)进行释放。因此，每个像素单元200 (参考图3和图7)可以包括金属焊盘42中的两个。可以理解，每个像素单元200中的金属焊盘42的数量与像素单元200的配置相关。因此，每个像素单元200可以包括不同数量的金属焊盘42，诸如，3、4、5个等。
[0035]图2示出了器件芯片100的截面图，该器件芯片位于晶圆102中，该晶圆包括与器件芯片100相同的多个相同的器件芯片。器件芯片100包括衬底120，以及形成在衬底120的正面上的逻辑电路122和外围电路124。在一些实施例中，衬底120是硅衬底。可选地，衬底120由其他半导体材料(诸如，硅锗、硅碳、II1-V化合物半导体材料等)形成。根据一些实施例，逻辑单元122包括多个晶体管，包括行选择器126、源极跟随器128，以及复位晶体管130。行选择器126、源极跟随器128，以及复位晶体管130可以形成多个像素单元部分123，每个像素单元部分123均包括行选择器126之一、源极跟随器128之一以及复位晶体管130之一。
[0036]逻辑单元124可以包括一个或多个ISP电路，诸如，ADCXDS电路、行解码器等。互连结构134形成在外围电路124和像素单元部分123上方并且与其电连接。互连结构134包括位于多个介电层136中的多个金属层。金属线138和通孔140设置在介电层136中。在一些不例性实施例中，介电层136包括低k介电层。低k介电层可以具有低于大约3.0的低k值。介电层136可以进一步包括由k值大于3.9的非低k介电材料形成的钝化层。在一些实施例中，钝化层包括例如，氧化硅层、未掺杂硅酸盐玻璃(USG)层。
[0037]金属焊盘142形成在晶圆102的表面上，其中，金属焊盘142可以具有与最闻的介电层136的顶面齐平或更高的顶面。金属焊盘142还可以包括铜、铝并且可能地包括其他材金属。在一些实施例中，每个像素单兀部分123均与一个或多个金属焊盘142电连接。
[0038]参考图3，晶圆22和102通过金属焊盘42与相应的金属焊盘142的接合而相互相接合。该接合可以是金属到金属的直接接合，例如，在升高的温度下通过将金属焊盘42压向金属焊盘142。该接合使得光电二极管24、传输门晶体管28、浮置扩散电容器32、行选择器126、源极跟随器128以及复位晶体管130相连接从而形成了多个像素单元200。在一些实施例中，如图7所示，像素单元200形成了与图像传感器阵列相应的阵列。金属焊盘42和142也可以被布置成阵列。
[0039]图6示出了示例性的像素单元200的电路图。在一些示例性实施例中，光电二极管24具有与电接地相连接的阳极，以及与传输门晶体管28的源极相连接的阴极，该传输门晶体管具有与单线相连接的栅极30。图3也示出了该单线并将其标记为“传送(transfer)”。像素单元200的传送线可以与图3中的ISP电路相连接，从而接收控制信号。仍如图6所示，传输门晶体管28的漏极可以与复位晶体管130和源极跟随器128的栅极相连接。复位晶体管130具有与复位线RST相连接的栅极，该复位线可以与ISP电路124 (图3)相连接，从而另外接收控制信号。复位晶体管130的源极可以与像素电源电压VDD相连接。浮置扩散电容器32可以连接在传输门晶体管的源极/漏极和源极跟随器128的栅极之间。复位晶体管130用于将浮置扩散上的电压预设到VDD。源极跟随器128的漏极与电源电压VDD相连接。源极跟随器128的源极与行选择器126相连接。源极跟随器128为像素单元200提供了高阻抗输出。行选择器126用作相应的像素单元200的选择晶体管，并且行选择器126的栅极与选择线SEL相连接，该选择线SEL可以与ISP电路124电连接。行选择器126的漏极与输出线相连接，该输出线与图3中的ISP电路124相连接,从而输出光电二极管24中生成的信号。
[0040]在像素单元200的操作中，当光电二极管24接收光时，光电二极管24生成了电荷，其中，电荷量与入射光的强度或亮度相关。通过由施加到传输门晶体管28的栅极的传送信号启动(enabling)传输门晶体管28,来传送电荷。该电荷可以被存储在浮置扩散电容器32中。电荷启动源极跟随器128，从而允许光电二极管24生成的电荷穿过源极跟随器128到达行选择器126。当需要取样时，启动选择线SEL，从而允许电荷流经行选择器126到达数据处理电路，例如，与行选择器126的输出端相连接的ISP电路124。
[0041]应该注意，尽管图3和图6示出了 BSI图像传感器芯片中的示例性的像素单元200的示意图，但被分成了芯片20和100的像素单元200也可以被用在其他类型的图像传感器芯片，诸如，正面发光图像传感器芯片中。还应该注意，虽然图3和图6示出的是位于四晶体管结构中的像素，但本领域的技术人员将意识到，四晶体管图仅仅是个实例，该实例不应该过度限制实施例的范围。本领域的技术人员应该意识到多种变型、改变和更改。例如，多个实施例可以包括但并不限于三晶体管像素、五晶体管像素等。
[0042]然后，如图4所示,执行背面研磨来减薄半导体衬底26并且减小衬底26的厚度。当半导体衬底26具有较小厚度时，光可以从背面26B透射到半导体衬底26中，并且到达图像传感器24。在该减薄工艺中，晶圆102用作为晶圆22提供机械支撑的载体，并且由此尽管晶圆在减薄过程中和减薄之后具有非常小的厚度，晶圆102也防止了晶圆22破裂。因此，在背面研磨过程中不需要附加的载体。
[0043]在减薄衬底26之后，上层50 (有时称为缓冲层)形成在半导体衬底26的背面上。在一些示例性实施例中，上层50包括一个或多个底部抗反射涂布(BARC)氧化硅层以及被标记为层50A和50B的氮化娃层。
[0044]图5示出了通孔52的形成，该通孔穿透上层50和半导体衬底26。通孔52也可以穿透一些互连结构34。因此，通孔52与金属焊盘42和142电连接，并且与晶圆102中的电路电连接。通孔52的形成可以包括执行蚀刻步骤来形成通孔开口(被通孔52所占用)，以及向通孔开口中填充导电材料，该导电材料可以包括铝、铜、铜铝、钨、镍、金，和/或类似物。然后，例如，通过沉积导电材料(诸如，铜铝)来形成电连接件54，并且随后图案化该导电材料。电连接件54可以是接合焊盘，例如，用于形成引线接合的引线接合焊盘。相应的芯片20和芯片100通过电连接件54以及其他未示出的电连接件与外部的电路部件(未示出)电连接。
[0045]再次参考图5，根据一些示例性实施例，在形成电连接件54之前或之后，在芯片20的背面上进一步形成了附加的部件，诸如，金属栅格(未示出)、滤色器56、微透镜58等。所得到的堆叠的晶圆22和102随后被切割成管芯，其中，每个管芯均包括一个芯片20和一个芯片100。
[0046]在实施例中，通过移动至少一些(或可能所有)行选择器126、源极跟随器128、复位晶体管130移出芯片20来改善像素单元200的占空因数，其中，该占空因数可以通过以下方式计算出:由光电二极管24占据的芯片面积除以相应的像素单元200的总芯片面积。占空因数的改善提高了量子效率、信号噪音比、敏感度，以及像素的动态范围。另外，由于行选择器126、源极跟随器128、复位晶体管130，以及外围电路124是其形成与光电二极管24、传输门晶体管28的形成无关的逻辑器件，所以消除了逻辑器件的形成对光电二极管24的性能所造成的反作用。
[0047]根据实施例，一种器件包括:其中包含有图像传感器的第一芯片，以及与第一芯片相接合的第二芯片。第二芯片包括从基本上由复位晶体管、选择器、行选择器及其组合所构成的组中所选出来的逻辑器件。该逻辑器件和图像传感器相互电连接并且是相同的像素单兀的部分。
[0048]根据其他的实施例，一种器件包括与第二芯片相连接的第一芯片。该第一芯片包括传感器阵列，该传感器阵列包括多个图像传感器，以及多个传输门晶体管。多个传输门晶体管中的每一个均与多个图像传感器之一电连接。第一芯片另外包括位于第一芯片的正面上的第一多个金属焊盘。该第一多个金属焊盘与多个图像传感器以及多个传输门晶体管电连接。第二芯片包括多个复位晶体管、多个源极跟随器，以及与多个图像传感器和多个传输门晶体管相连接的多个行选择器，从而形成了像素单元阵列。像素单元阵列包括多个像素单元。第二芯片进一步包括位于第二芯片的正面上的第二多个金属焊盘，其中，第二多个金属焊盘与多个复位晶体管、多个源极跟随器和多个行选择器电连接。第二多个金属焊盘中的每一个均与第一多个金属焊盘之一相接合。
[0049]根据又一些实施例,一种方法包括接合第一芯片和第二芯片。第一芯片包括第一半导体衬底，以及设置在第一半导体衬底的表面上的图像传感器。第二芯片包括第二半导体衬底，以及从基本上由位于第二半导体衬底的表面上的复位晶体管、源极跟随器、行选择器及其组合中选出来的逻辑器件。该逻辑器件和图像传感器相互电连接，并且形成了相同的像素单元的部分。在接合步骤之后，在第一芯片的表面上形成了接合焊盘，其中，该接合焊盘与第二芯片中的器件电连接。
[0050]尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。
【权利要求】
1.一种器件，包括: 第一芯片，所述第一芯片中包含有图像传感器；以及 第二芯片，与所述第一芯片相接合，其中，所述第二芯片包含有从基本由复位晶体管、选择器、行选择器及它们的组合所构成的组中选择的逻辑器件，并且所述逻辑器件和所述图像传感器相互电连接并且是相同像素单元的部分。
2.根据权利要求1的器件，其中，所述第一芯片中还包含有传输门晶体管，其中，所述传输门晶体管与所述图像传感器电连接，并且所述传输门晶体管是所述相同像素单元的部分。
3.根据权利要求1所述的器件，其中，所述第一芯片中还包含有浮置扩散电容器，其中，所述浮置扩散电容器与所述传输门晶体管的源极/漏极电连接，并且所述浮置扩散电容器是所述相同像素单元的部分。
4.根据权利要求1所述的器件，其中，所述第二芯片包含有复位晶体管、选择器以及行选择器。
5.根据权利要求1所述的器件，还包括: 第一半导体衬底，位于所述第一芯片中； 第一互连结构，位于所述第一芯片中，其中，所述第一互连结构包含有位于所述第一半导体衬底的正面上的多个金属层； 第一金属焊盘，位于所述第一芯片的表面上并且通过所述第一互连结构与所述相同像素单元电连接； 第二半导体衬底，位于所述第二芯片中； 第二互连结构，位于所述第二芯片中，其中，所述第二互连结构包含有位于所述第二半导体衬底的正面上的多个金属层；以及 第二金属焊盘，位于所述第二芯片的表面上并且通过所述第二互连结构与所述逻辑器件电连接，其中，所述第一金属焊盘和所述第二金属焊盘相互接合。
6.根据权利要求1所述的器件，其中，所述相同像素单元与位于所述第一芯片的表面上的两个金属焊盘电连接，其中，所述逻辑器件与位于所述第一芯片的表面上的两个附加金属焊盘电连接，并且所述两个金属焊盘中的每一个均与所述两个附加金属焊盘中的一个相接合。
7.根据权利要求1所述的器件，还包括:位于所述第二芯片中的图像信号处理(ISP)电路，其中，所述ISP电路包含有从基本上由模数转换器(ADC)、相关双取样(CDS)电路、行解码器及它们的组合所构成的组中选择的电路。
8.根据权利要求7所述的器件，其中，在所述第一芯片中基本没有ISP电路。
9.一种器件，包括: 第一芯片，包括: 传感器阵列，包含有多个图像传感器； 多个传输门晶体管，其中，所述多个传输门晶体管中的每一个均与所述多个图像传感器中的一个电连接；和 第一多个金属焊盘，位于所述第一芯片的正面上，其中，所述第一多个金属焊盘与所述多个图像传感器以及所述多个传输门晶体管电连接；以及第二芯片，与所述第一芯片相接合，其中，所述第二芯片包括: 多个复位晶体管、多个源极跟随器以及与所述多个图像传感器和所述多个传输门晶体管相连接以形成包括多个像素单元的像素单元阵列的多个行选择器；和 第二多个金属焊盘，位于所述第二芯片的正面上，其中，所述第二多个金属焊盘与所述多个复位晶体管、所述多个源极跟随器和所述多个行选择器电连接，并且所述第二多个金属焊盘中的每一个均与所述第一多个金属焊盘中的一个相接合。
10.一种方法，包括: 将第一芯片与第二芯片相接合，其中，所述第一芯片包括: 第一半导体衬底；和 图像传感器，设置在所述第一半导体衬底的表面上；并且 其中，所述第二芯片包括: 第二半导体衬底；和 逻辑器件，位于所述第二半导体衬底的表面上并选自于基本上由复位晶体管、源极跟随器、行选择器及它 们的组合所构成的组，其中，所述逻辑器件和所述图像传感器相互电连接，并且形成相同像素单元的部分；以及 在所述第一芯片的表面上形成接合焊盘，其中，所述接合焊盘与所述第二芯片中的器件电连接。
【文档编号】H04N5/378GK103456750SQ201210514992
【公开日】2013年12月18日 申请日期:2012年12月4日 优先权日:2012年6月1日
【发明者】陈思莹, 万孟勋, 王子睿, 杨敦年, 刘人诚 申请人:台湾积体电路制造股份有限公司