光伏元件及其制造方法
【专利摘要】一种光伏元件及其制造方法。本发明的光伏元件包含半导体结构组合以及保护层。半导体结构组合具有多个侧表面，并且包含p-n接面、n-p接面、p-i-n接面、n-i-p接面、双接面或多重接面。特别地，保护层形成以被覆半导体结构组合的多个侧表面。藉此，保护层能有效地抑制本发明的光伏元件发生电势诱发衰减效应。
【专利说明】光伏元件及其制造方法
【技术领域】
[0001]本发明涉及一种光伏元件及其制造方法，并且特别地，涉及能有效地抑制发生电势诱发衰减(potential-1nduced degradat1n, PID)效应的光伏元件及其制造方法。
【背景技术】
[0002]近来，由于PID效应引发的光伏元件及其封装模组的可靠性问题受到日益重视。光伏元件制造商皆致力于开发能抑制发生PID效应的光伏元件及其封装模组。PID效应最早于2005年由Sunpower公司于η型态娃基光伏元件中发现。封装模组长期在高温、潮湿环境中且高电压作用下使得玻璃、封装材料之间存在漏电流，大量的电荷聚集在光伏元件表面，使得光伏元件的表面效果恶化，导致光伏元件的效能特性，如填充系数(FF)、短路电流密度(Jsc)、开路电压(Voc)等，急遽下降，封装模组的效能低于设计标准。这些引起衰减的现象称为电位诱发衰减(PID)效应。
[0003]关于硅基光伏元件，已有现有技术利用调整SiNx抗反射层的折射率来达成抑制PID效应。然而，此种作法会略为牺牲抗反射层本身的功效，也就是抗反射层的反射率会提升。并且，此种作法也不尽然适用于其他类型的光伏元件。
[0004]已有论文指出电位诱发衰减效应一般可区分为以下三种模式:半导体材料表面的活性区影响；半导体接面的性能衰减和分流现象；以及电解腐蚀及金属导电离子迁移。一般来说，PID效应大多是从光伏元件的边缘开始发生。因此，如何抑制光伏元件及其模组发生PID效应，特别是针对从光伏元件的边缘开始发生的PID效应，以延长光伏元件的使用年限，是此领域的人士努力的方向。
【发明内容】
[0005]因此，本发明所欲解决的一技术问题在于提供一种能有效地抑制发生PID效应的光伏元件及其制造方法。
[0006]本发明的一较佳具体实施例的光伏元件包含半导体结构组合以及第一保护层。半导体结构组合具有多个侧表面，并且包含p-n接面、n-p接面、p-1-n接面、n_i_p接面、双接面、多重接面，或其他类型接面。特别地，第一保护层形成以被覆半导体结构组合的多个侧表面。藉此，第一保护层能有效地抑制本发明的光伏元件发生电势诱发衰减效应。
[0007]进一步，本发明的光伏元件还包含第二保护层。第二保护层形成以被覆第一保护层。
[0008]本发明的一较佳具体实施之制造光伏元件的方法，首先是制备半导体结构组合，其中半导体结构组合具有多个侧表面，并且包含p-n接面、n-p接面、p-1-n接面、n_i_p接面、双接面、多重接面，或其他类型接面。最后，本发明的方法形成第一保护层，以被覆半导体结构组合的多个侧表面。
[0009]与现有技术不同，被覆半导体结构组合的多个侧表面的第一保护层能有效地抑制本发明的光伏元件发生PID效应。[0010]关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
【专利附图】
【附图说明】
[0011]图1是本发明的一较佳具体实施例的光伏元件的剖面视图。
[0012]图2至图3是本发明的一较佳具体实施例的制造光伏元件的方法的过程的剖面视图。
[0013]图4至图7是本发明的第一范例的制造硅基光伏元件的方法的过程的剖面视图。
[0014]图8至图9是本发明的第二范例的制造硅基光伏元件的方法的过程的剖面视图。
[0015]图10至图11是本发明的第三范例的制造硅基光伏元件的方法的过程的剖面视图。
[0016]图12至图13是本发明的第四范例的制造硅基光伏元件的方法的过程的剖面视图。
[0017]其中，附图标记说明如下:
[0018]
I光伏元件10 半导体结构组合
101 硅基102侧表面
103半导体区域 104接面
106正表面108背表面
12第一保护层 122沟槽
14第二保护层 16抗反射层
17正电极18背面汇流排电极
19背电极
【具体实施方式】
[0019]请参阅图1，图1是以剖面视图示意地绘示本发明的一较佳具体实施例的光伏元件I。
[0020]如图1所示，本发明的光伏元件I包含半导体结构组合10以及第一保护层12。半导体结构组合10具有多个侧表面102,并且包含p-n接面、n-p接面、p_i_n接面、n_i_p接面、双接面、多重接面，或其他类型接面。也就是说，本发明的光伏元件I可以是单晶硅光伏元件、类单晶硅光伏元件、多晶硅光伏元件、砷化镓基光伏元件、非晶硅薄膜光伏元件、微晶硅(μ-Si)薄膜光伏元件、硫化镉(CdS)薄膜光伏元件、锑化镉(CdTe)薄膜光伏元件、铜铟硒化物(CuInSe2, CIS)薄膜光伏元件、铜铟镓硒化物(Cu (In，Ga) Se2, CIGS)薄膜光伏元件、染料敏化(DSSC)薄膜光伏元件，等各种类型的光伏元件。于图1中，半导体结构组合10中绘示接面104做为代表。
[0021]特别地，第一保护层12形成以被覆半导体结构组合10的多个侧表面102。藉此，第一保护层12能有效地抑制本发明之光伏元件I发生电势诱发衰减效应。[0022]于一具体实施例中，第一保护层12的组成可以是氧化铝、氧化钛、氧化锆、氧化铪，或其他金属氧化物，或上述化合物的混合物。
[0023]于一具体实施例中，第一保护层12的厚度范围为约0.2?lOOnm。
[0024]同样示于图1，进一步，本发明的光伏元件I还包含第二保护层14。第二保护层14形成以被覆第一保护层12。
[0025]于一具体实施例中，第二保护层14的组成可以是氮化硅、氮氧化硅，或上述化合物的混合物。
[0026]请参阅图2至图3，该等图式以剖面视图示意地绘示本发明的一较佳具体实施例的制造如图1所示光伏元件的方法。
[0027]如图2所示，首先，本发明的方法制备半导体结构组合10，其中半导体结构组合10具有多个侧表面102,并且包含p-n接面、n-p接面、p-1-n接面、n-1-p接面、双接面、多重接面，或其他类型接面。于图2中，半导体结构组合10中绘示接面104做为代表。
[0028]最后，如图3所示，本发明的方法形成第一保护层12，以被覆半导体结构组合10的多个侧表面102。
[0029]进一步，本发明的方法形成第二保护层14，以被覆第一保护层12，即完成如图1所示的光伏元件I的结构。
[0030]下文将详述数个范例以说明本发明的光伏元件I及制造方法实施于硅基光伏元件的结构及其制造方法。
[0031]请参阅图4至图7，该等图式以剖面视图示意地绘示本发明的第一范例的制造硅基光伏元件的方法及结构。
[0032]如图4所示，首先，本发明的方法制备半导体结构组合10，其中半导体结构组合10具有多个侧表面102正表面106以及与正表面106相对的背表面108。于图4中，半导体结构组合10中绘示接面104做为代表。制备半导体结构组合10包含具有第一导电型态的硅基材101,娃基材101可以是单晶娃基材、类单晶娃基材或多晶娃基材等。娃基材101的厚度范围为约150微米?220微米，但不以此为限。
[0033]半导体结构组合10还包含接面104，接面104的可能类型已于上文中详述，在此不再赘述。
[0034]同样示于图4,本发明的方法将正表面106经粗纹化(texturing)处理。也就是说，正表面106是粗纹化表面。正表面106的粗纹化可以通过酸、碱溶液蚀刻来达成，进而在，正表面106形成例如大小不均的金字塔型(pyramid texture)结构。正表面106做为光入射面，粗纹化的正表面106可以有效降低入射光的反射率。
[0035]常用的表面粗纹化技术为制作V字型沟槽或金字塔型结构，这些粗纹化表面的粗糙度为次厘米至微米尺度。随着对光伏元件的光电转换效率持续要求，已有将光伏元件的入射表面的粗糙度提升至纳米尺度的技术被发展。这些光伏元件其入射表面成纳米柱分布的结构，这些纳米柱结构具有很高的深宽比(深?lm，宽?10nm)。具有纳米尺度粗纹化入射表面的光伏元件对于300nm?100nm的入射光的反射率可以降低至5%以下。
[0036]于第一范例中，本方发明的方法，将掺杂剂掺杂于粗纹化的正表面106下一定范围内，以形成具有第二导电型态的半导体区域103，以做为硅基光伏元件的射极(emitter) 0于一具体实施例中，掺杂剂可以是硼、磷或砷等。上述掺杂剂的掺杂可以利用炉管扩散、网印、旋涂或喷雾法等工艺来执行。
[0037]于一具体实施例中，硅基材101可以是P型态，半导体区域103可以是η型态。于另一具体实施例中，硅基材101可以是η型态，半导体区域103可以是P型态。
[0038]如图5所示，接着，本发明的第一范例的方法形成第一保护层12，以被覆半导体结构组合10的多个侧表面102。并且，本发明的第一范例的方法延伸第一保护层12至正表面106的边缘，且延伸第一保护层12至背表面108的边缘。
[0039]于一具体实施例中，第一保护层12延伸至正表面106之边缘的宽度范围为约
0.1mm?10mm之间第一保护层12延伸至背表面108之边缘的宽度范围为约0.1mm?10mm之间，但不以此为限。第一保护层12的厚度范围与组成已于上文中详述，在此不再赘述。
[0040]于一具体实施例中，第一保护层12的形成可以通过电浆辅助化学气相沉积(plasma-enhanced chemical vapor deposit1n, PECVD)工艺、常压化学气相沉积(atmospheric pressure chemical vapor deposit1n, APCVD)工艺、有机金属化学气相沉积(metalorganic chemical vapor deposit1n, MOCVD)工艺、原子层沉积(atomic layerdeposit1n, ALD)工艺或物理气相沉积(physical vapor deposit1n, PVD)工艺等来执行。
[0041]同样示于图5，为了避免第一保护层12遭受后续形成的电极中金属元素的污染，进一步，本发明的第一范例的方法形成第二保护层14，以被覆第一保护层12。第二保护层14的组成已于上文中详述，在此不再赘述。
[0042]如图6所示，接着，本发明的第一范例的方法形成抗反射层16于正表面106上，并且被覆延伸至正表面106的边缘的第一保护层12。于一具体实施例中，抗反射层16的形成可以通过化学气相沉积(CVD)工艺、或物理气相沉积(PVD)工艺等来执行。此外，抗反射层16除可降低硅基光伏元件I表面载子的复合速度外，还能达到提高光电流及保护硅基光伏元件I (例如，防刮伤、防湿气)等功效。
[0043]如图7所不,接着,本发明的第一范例的方法形成正电极17于抗反射层16于正表面106上,且与正表面106形成欧姆接触。于一具体实施例中，正电极17可以利用局部网印或涂布预定的金属浆料(例如，银浆)在正表面106上，并经由烧结而成。在烧结过程中，银浆里的玻璃粉穿过抗反射层16与正表面106的硅形成接触，进而让正电极17与正表面106形成欧姆接触。于另一具体实施例中，本发明的第一范例的方法可以在抗反射层16上形成沟槽，让在沟槽内的正表面106外露，再将正电极17形成于沟槽内被覆外露的正表面106。
[0044]同样示于图7，接着，本发明的第一范例的方法形成至少一背面汇流排电极18在背表面108上。
[0045]同样示于图7，最后，本发明的第一范例的方法形成背电极19于背表面108上且覆盖背表面108上形成至少一背面汇流排电极18以外的区域，即完成硅基光伏元件I。于一具体实施例中，正电极17、至少一背面汇流排电极18以及背电极19可以利用局部网印或涂布预定的金属衆料在抗反射层16与背表面108上,并利用共烧(co-firing)工艺于570°C?840°C的温度范围烧结而成。硅基光伏元件I后续将封装成模组。于该模组使用期间，被覆半导体结构组合10的多个侧表面102的第一保护层12可以将累积在封装材料(通常为乙酸乙烯酯(ethylene-vinyl acetate, EVA)或玻璃板)上的电荷沿着第一保护层12的表面被导入具有第一导电型态的娃基材101。藉此,第一保护层12能有效地抑制本发明的娃基光伏元件I发生电势诱发衰减效应，特别是从硅基光伏元件I侧表面102开始的电势诱发衰减效应。
[0046]请参阅图8至图9，该图式以剖面视图示意地绘示本发明的第二范例的制造硅基光伏元件的方法及结构。
[0047]本发明的第二范例的制造方法大体上与本发明的第一范例的制造方法类似，因此，下文仅说明与本发明的第一范例的制造方法不同处。如图8所示，本发明的第二范例的制造方法延伸第一保护层12以覆盖正表面106，且延伸第一保护层12至背表面108的边缘。
[0048]同样示于图8，本发明的第二范例的制造方法形成抗反射层16以被覆覆盖在正表面106上的第一保护层12。同样示于图8，本发明的第二范例的制造方法形成第二保护层14，以被覆第一保护层12。
[0049]如图9所示，最后，本发明的第二范例的制造方法形成正电极17于系抗反射层16上，且与正表面106形成欧姆接触。本发明的第二范例的制造方法并且形成至少一背面汇流排电极18在背表面108上，并形成背电极19于背表面108上且覆盖背表面108上形成该至少一背面汇流排电极18以外的区域，即完成硅基光伏元件I。于一具体实施例中，本发明的第二范例的方法可以利用在烧结过程中，银浆里的玻璃粉穿过抗反射层16与正表面106的硅形成接触，进而让正电极17与正表面106形成欧姆接触。于另一具体实施例中，本发明的第二范例的方法可以在抗反射层16与第一保护层12上形成沟槽，让在沟槽内的正表面106外露,再将正电极17形成于沟槽内被覆外露的正表面106。
[0050]请参阅图10至图11，该图式以剖面视图示意地绘示本发明的第三范例的制造硅基光伏元件的方法及结构。
[0051]本发明的第三范例的制造方法大体上与本发明的第一范例的制造方法类似，因此，下文仅说明与本发明的第一范例的制造方法不同处。如图10所示，本发明的第三范例的制造方法系延伸该第一保护层12至正表面106的边缘，且延伸第一保护层12以覆盖背表面108。
[0052]同样示于图10，本发明的第三范例的制造方法系形成抗反射层16于正表面106上，并被覆延伸至正表面106的边缘的第一保护层12。同样示于图10，本发明的第三范例的制造方法形成第二保护层14，以被覆第一保护层12。
[0053]接着，本发明的第三范例的制造方法形成至少一背面汇流排电极18于第一保护层12上，并至少一背面汇流排电极18与背表面108形成欧姆接触。例如，如图10所示，本发明的第三范例的制造方法于覆盖背表面108的第一保护层12上，形成至少一条沟槽122，其中于至少一条沟槽122内，背表面108外露。接着，如图11所示，本发明的第三范例的制造方法并且形成至少一背面汇流排电极18于至少一条沟槽122内，且被覆外露的背表面108。本发明的第三范例的制造方法也可以不形成沟槽122，而可以在烧结过程中，银浆里的玻璃粉穿过第一保护层12与背表面108的硅形成接触，进而让至少一背面汇流排电极18与背表面108形成欧姆接触。
[0054]如图11所示，最后，本发明的第三范例的制造方法形成正电极17于抗反射层16上，且与正表面106形成欧姆接触。本发明的第三范例的制造方法并且形成至少一背面汇流排电极18，并形成背电极19以被覆覆盖背表面108的第一保护层12且未被覆至少一背面汇流排电极18,即完成娃基光伏兀件I。于一具体实施例中，本发明的第三范例的方法可以利用在烧结过程中，银浆里的玻璃粉穿过抗反射层16、第一保护层12与正表面106的硅形成接触，进而让正电极17与正表面106形成欧姆接触。于另一具体实施例中，本发明的第三范例的方法可以在抗反射层16与第一保护层12上形成沟槽，让在沟槽内的正表面106外露，再将正电极17形成于沟槽内被覆外露的正表面106。
[0055]请参阅图12至图13，该图式以剖面视图示意地绘示本发明的第四范例的制造硅基光伏元件的方法及结构。
[0056]本发明的第四范例的制造方法大体上与本发明的第一范例的制造方法类似，因此，下文仅说明与本发明的第一范例的制造方法不同处。如图12所示，本发明的第四范例的制造方法延伸第一保护层12以覆盖正表面106，且延伸第一保护层12以覆盖背表面108。
[0057]同样示于图12，本发明的第四范例的制造方法系形成抗反射层16以被覆覆盖在正表面106上的第一保护层12。同样示于图12，本发明的第四范例的制造方法系形成第二保护层14，以被覆第一保护层12。
[0058]接着，本发明的第四范例的制造方法形成至少一背面汇流排电极18于第一保护层12上，并至少一背面汇流排电极18与背表面108形成欧姆接触。例如，如图12所示，本发明的第四范例的制造方法于覆盖背表面108的第一保护层12上，形成至少一条沟槽122，其中于至少一条沟槽122内，背表面108外露。接着，如图13所示，本发明的第四范例的制造方法并且形成至少一背面汇流排电极18于至少一条沟槽122内，且被覆外露的背表面108。本发明的第四范例的制造方法也可以不形成沟槽122，而可以在烧结过程中，银浆里的玻璃粉穿过第一保护层12与背表面108的硅形成接触，进而让至少一背面汇流排电极18与背表面108形成欧姆接触。
[0059]如图13所示，最后，本发明的第四范例的制造方法形成正电极17于抗反射层16上，且与正表面106形成欧姆接触。本发明的第四范例的制造方法并且形成至少一背面汇流排电极18，并形成背电极19以被覆覆盖背表面108的第一保护层12且未被覆至少一背面汇流排电极18，即完成硅基光伏元件I。于一具体实施例中，本发明的第四范例的方法可以利用在烧结过程中，银浆里的玻璃粉穿过抗反射层16、第一保护层12与正表面106的硅形成接触，进而让正电极17与正表面106形成欧姆接触。于另一具体实施例中，本发明的第四范例的方法可以在抗反射层16与第一保护层12上形成沟槽，让在沟槽内的正表面106外露，再将正电极17形成于沟槽内被覆外露的正表面106。
[0060]以下将列举数件A硅基光伏元件、数件B硅基光伏元件以及数件C硅基光伏元件相关的PID测试结果。A硅基光伏元件为根据本发明的第三范例的方法所制造的硅晶光伏元件，其结构如图11所示。B硅基光伏元件系采用先前技术调整SiNx抗反射层的折射率来达成抑制PID效应。C硅基光伏元件为一般的硅基光伏元件无抑制PID效应的设计。本发明所采用的PID测试方法系将硅基光伏元件封装成封装模组，再进行PID测试，测试条件为:温度为85°C、湿度为85%RH、测试时间为96小时。
[0061]请参阅表1，A硅基光伏元件、B硅基光伏元件以及C硅基光伏元件经PID测试，其初始光电转换效率、测试后光电转换效率、衰减比例以及分流电阻(shuntresistance, Rshunt)列于表1。分流电阻系用来定义娃基光伏元件的漏电流大小，也就是说，分流电阻越大，就表示漏电流越小。表1所列数据证实A硅基光伏元件与B硅基光伏元件的光电转换效率皆比C硅基光伏元件的高，并且皆能有效地抑制PID效应。C硅基光伏元件的衰减幅度相当大，且分流电阻相当低。因为B硅基光伏元件略为牺牲抗反射层本身的功效，所以B硅基光伏元件的光电转换效率略低于A硅基光伏元件的光电转换效率，且其衰减比例高于A硅基光伏元件的衰减比例，并且其分流电阻明显小于A硅基光伏元件的分流电阻。显见地，本发明的光伏元件其抑制PID效应的效果优于先前技术抑制PID效应的效果。并且，本发明的光伏元件及其制造方法可以广泛地应用于各种类型的光伏元件。
[0062]表1
[0063]
【权利要求】
1.一种光伏元件，包含: 一半导体结构组合，具有多个侧表面，且包含选自由一 p-n接面、一 n-p接面、一 p-1-n接面、一 n-1-p接面、一双接面及一多重接面所组成的群组中的其一接面；以及 一第一保护层，形成以被覆该多个侧表面，其中该第一保护层能抑制该光伏兀件发生电势诱发衰减效应。
2.根据权利要求1的光伏元件，其中该第一保护层的组成选自由氧化铝、氧化钛、氧化锆、氧化铪以及上述化合物的混合物所组成的一群组中的其一。
3.根据权利要求2的光伏元件，进一步包含一第二保护层，形成以被覆该第一保护层，该第二保护层的组成选自由氮化硅、氮氧化硅以及上述化合物的混合物所组成的一群组中的其一。
4.根据权利要求2的光伏元件，其中该半导体结构组合还具有一正表面以及一与该正表面相对的背表面，该正表面经粗纹化处理，该第一保护层并延伸至该正表面的一边缘，且延伸至该背表面的一边缘，该光伏元件进一步包含: 一抗反射层，形成于该正表面上并被覆延伸至该正表面的边缘的该第一保护层； 一正电极，形成于该抗反射层上，且与该正表面形成欧姆接触； 至少一背面汇流排电极，形成在该背表面上；以及 一背电极，形成于该背表面上且覆盖该背表面上形成该至少一背面汇流排电极以外的区域。
5.根据权利要求2的光伏元件，其中该半导体结构组合还具有一正表面以及一与该正表面相对的背表面，该正表面经粗纹化处理，该第一保护层并延伸至以覆盖该正表面，且延伸至该背表面的一边缘，该光伏元件进一步包含: 一抗反射层，形成以被覆覆盖在该正表面上的该第一保护层； 一正电极，形成于该抗反射层上，且与该正表面形成欧姆接触； 至少一背面汇流排电极，形成在该背表面上；以及 一背电极，形成于该背表面上且覆盖该背表面上形成该至少一背面汇流排电极以外的区域。
6.根据权利要求2的光伏元件，其中该半导体结构组合还具有一正表面以及一与该正表面相对的背表面，该正表面经粗纹化处理，该第一保护层并延伸至该正表面的一边缘，且延伸以覆盖该背表面，该光伏元件进一步包含: 一抗反射层，形成于该正表面上并被覆延伸至该正表面的边缘的该第一保护层； 一正电极，形成于该抗反射层上，且与该正表面形成欧姆接触； 至少一背面汇流排电极，形成于该第一保护层上，且与该背表面形成欧姆接触；以及 一背电极，形成以被覆该第一保护层且未被覆该至少一背面汇流排电极。
7.根据权利要求2的光伏元件，其中该半导体结构组合还具有一正表面以及一与该正表面相对的背表面，该正表面经粗纹化处理，该第一保护层并延伸以覆盖该正表面，且延伸以覆盖该背表面，该光伏元件进一步包含: 一抗反射层，形成以被覆覆盖在该正表面上的该第一保护层； 一正电极，形成于该抗反射层上，且与该正表面形成欧姆接触； 至少一背面汇流排电极，形成于该第一保护层上，且与该背表面形成欧姆接触；以及一背电极，形成以被覆该第一保护层且未被覆该至少一背面汇流排电极。
8.—种制造一光伏元件的方法，包含下列步骤: 制备一半导体结构组合，其中该半导体结构组合具有多个侧表面，且包含选自由一 P-n接面、一 n-p接面、一 p-1-n接面、一 n-1-p接面、一双接面及一多重接面所组成的群组中的其一接面；以及 形成一第一保护层，以被覆该多个侧表面，其中该第一保护层能抑制该光伏兀件发生电势诱发衰减效应。
9.根据权利要求8的方法，其中该第一保护层的组成选自由氧化铝、氧化钛、氧化锆、氧化铪以及上述化合物的混合物所组成的一群组中的其一。
10.根据权利要求9的方法，进一步包含下列步骤: 形成一第二保护层，以被覆该第一保护层，其中该第二保护层的组成选自由氮化硅、氮氧化硅以及上述化合物的混合物所组成的一群组中的其一。
11.根据权利要求9的方法，其中该半导体结构组合还具有一正表面以及一与该正表面相对的背表面，该方法进一步包含下列步骤: 将该正表面经一粗纹 化处理； 延伸该第一保护层至该正表面的一边缘，且延伸该第一保护层至该背表面的一边缘； 形成一抗反射层于该正表面上，并被覆延伸至该正表面的边缘的该第一保护层； 形成一正电极于该抗反射层上，其中该正电极与该正表面形成欧姆接触； 形成至少一背面汇流排电极在该背表面上；以及 形成一背电极于该背表面上，且覆盖该背表面上形成该至少一背面汇流排电极以外的区域。
12.根据权利要求9的方法，其中该半导体结构组合还具有一正表面以及一与该正表面相对的背表面，该方法进一步包含下列步骤: 将该正表面经一粗纹化处理； 延伸该第一保护层以覆盖该正表面，且延伸该第一保护层至该背表面的一边缘； 形成一抗反射层以被覆覆盖在该正表面上的该第一保护层； 形成一正电极于该抗反射层上，其中该正电极与该正表面形成欧姆接触； 形成至少一背面汇流排电极在该背表面上；以及 形成一背电极于该背表面上，且覆盖该背表面上形成该至少一背面汇流排电极以外的区域。
13.根据权利要求9的方法，其中该半导体结构组合还具有一正表面以及一与该正表面相对的背表面，该方法进一步包含下列步骤: 将该正表面经一粗纹化处理； 延伸该第一保护层至该正表面的一边缘，且延伸该第一保护层以覆盖该背表面； 形成一抗反射层于该正表面上，并被覆延伸至该正表面的边缘的该第一保护层； 形成一正电极于该抗反射层上，其中该正电极与该正表面形成欧姆接触； 形成至少一背面汇流排电极于该第一保护层上，其中该至少一背面汇流排电极与该背表面形成欧姆接触；以及 形成一背电极以被覆该第一保护层，且未被覆该至少一背面汇流排电极。
14.根据权利要求9的方法，其中该半导体结构组合还具有一正表面以及一与该正表面相对的背表面，该方法进一步包含下列步骤: 将该正表面经一粗纹化处理； 延伸该第一保护层以覆盖该正表面，且延伸该第一保护层以覆盖该背表面； 形成一抗反射层以被覆覆盖在该正表面上的该第一保护层； 形成一正电极于该抗反射层上，其中该正电极与该正表面形成欧姆接触； 形成至少一背面汇流排电极于该第一保护层上，其中该至少一背面汇流排电极与该背表面形成欧姆接触；以及 形成一背电极以被覆该第一保护层，且未被覆该至少一背面汇流排电极。
【文档编号】H01L31/04GK104037242SQ201410068654
【公开日】2014年9月10日 申请日期:2014年2月27日 优先权日:2013年3月6日
【发明者】布迪·贾约诺, 杨明瑞, 丁传文, 邱玉婷, 谭任廷, 吴文生, 沈国伟, 胡芳维 申请人:旭泓全球光电股份有限公司