探测装置制造方法
探测装置制造方法
【专利摘要】本发明提供一种按晶片等级进行在衬底的两面具有电极的功率器件的电特性检查的探测装置，在衬底的背面侧电极与吸盘顶部的载置面导体之间实现接触电阻的降低和均匀化。在该探测装置中，用于将半导体晶片W保持在吸盘顶部12上的吸附机构，在吸盘顶部的载置面导体上以满足Φ＜p≤2Φ的条件的图案(口径Φ、孔距p)设置多个垂直微细孔。作为一个例子，口径Φ＝0.25mm、孔距p＝0.5mm。
【专利说明】探测装置
【技术领域】
[0001]本发明涉及用于按晶片等级进行在衬底的两面具有电极的功率器件的电特性检查的探测装置。
【背景技术】
[0002]在半导体器件的制造工艺中，在前工序或后工序的最后，利用半导体试验装置检查半导体器件的基本的电特性，判定芯片的好坏。在这种半导体试验装置中，探测装置在按晶片状态或者晶片等级进行检查时，作为将半导体晶片上的各个芯片和承担一切信号处理的测试器接合的处理装置发挥作用。通常，探测装置包括:载置并支承半导体晶片的可动的吸盘顶部(载置台)；使探针与各个芯片的电极接触而取得与测试器的电导通的探测卡；和为了进行检查对象的芯片对固定于一定位置的探测卡甚至探针的定位而使用吸盘顶部移动的移动机构。
[0003]但是，功率MOSFET和IGBT那样的电力用半导体器件即所谓的功率器件，为了在高电压下处理大电流，在芯片的两面设置电极，使电流沿着芯片的厚度方向通过。例如，功率MOSFET在芯片的正面设置源电极和栅电极，并且在芯片的背面设置漏电极，如果在栅电极上施加一定的控制电压，则在源电极和漏电极之间通过大的电流。另外，IGBT在芯片的正面设置发射极和栅电极，另一方面，在芯片的背面设置集电极，如果在栅电极上施加一定的控制电压，则与功率MOSFET相比在发射极电极和集电极之间流过更大的电流。
[0004]像这样，用于按晶片等级进行在芯片的两面具有电极的功率器件的电特性检查的探测装置，为了在作为检查对象的各个芯片或功率器件与测试器之间获得电导通，如通常那样，从上方的探测卡使探针接触半导体晶片的正侧的电极(栅电极和源电极/发射极)，而对于半导体晶片的背侧的电极(漏电极/集电极)，吸盘顶部的上表面由板状的导体即载置面导体构成，在晶片背侧的电极与载置面导体之间形成直接接触的电连接。而且，在吸盘顶部的载置面导体与测试器的对应的端子之间设置有用于使从功率器件输出的电流通过的线路或测定线路。
[0005]一般来讲，探测装置为了正确地进行半导体晶片对探测卡甚至探针的定位，必须在吸盘顶部上将半导体晶片固定在一定的位置，因此，采用真空吸引方式的吸附机构。
[0006]过去，在这种吸附机构中，作为形成于吸盘顶部的载置面上的真空吸引口的方式具有呈同心圆状设置多个圆环槽(吸引槽)的槽式和以一定的孔距在一个面上设置多个孔(吸引孔)的孔式的两种。典型来讲，槽式的吸附机构在半径方向上以15?20mm的间隔呈同心圆状设置具有0.5mm的槽宽的圆环状的吸引槽。另一方面，孔式的吸附机构以10_的孔距呈格子状配置具有0.5mm的口径的吸引孔。因此，在载置台为8英寸(200mm)规格的情况下，槽式的圆环吸引槽的总数是6?8个左右，孔式的吸引孔的总数是300?400个左右。槽式和孔式均采用车削加工和钻孔加工等机械加工，在吸盘顶部的载置面导体上形成吸引槽或吸引孔。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献1:日本特开2011-89891号公报
[0010]专利文献2:日本特开2012-58225号公报
【发明内容】
[0011]发明想要解决的技术问题
[0012]在按晶片等级进行在衬底的两面具有电极的功率器件的电特性检查的探测装置中，使用上述的吸附机构的真空吸引力，在吸盘顶部上将半导体晶片固定在一定的位置，并且，在半导体晶片的背面侧电极与吸盘顶部的载置面导体之间形成直接接触的电连接。但是，在这种现有的探测装置中，在晶片背面侧的电极与吸盘顶部的载置面导体之间，接触面的电阻(晶片接触电阻)高成为一个需要解决的技术问题。
[0013]S卩，如果在功率器件的栅电极上施加一定的控制电压，则源电极(或者发射极)与漏电极(或者集电极)之间导通，功率器件变成接通(ON)状态。在此，如果功率器件被从测试器施加例如几千伏的高电压，则输出几百安的电流。该输出电流被测试器获取，在动态特性的检查中测定打开时间与关闭时间等，在静态特性的检查中测定导通电阻等。因此，无论在测定精度方面还是电力损失方面，从测试器至功率器件的背侧的电极(漏电极或集电极)的去路测定线路的阻抗越低越好。
[0014]然而，在现有的探测装置中，晶片接触电阻高，因此，难以降低回路测定线路的阻抗。特别是在测定精度方面，在吸盘顶部的载置面上晶片接触电阻的偏差大，因此，在晶片等级的电特性检查中，测定的再现性差成为一个需要解决的课题。
[0015]本发明解决上述现有技术的问题点，其目的在于，提供一种探测装置，其在衬底的背面侧电极与吸盘顶部的载置面导体之间实现接触电阻的降低和均匀化，由此，提高在衬底的两面具有电极的功率器件的电特性检查的测定精度和耗电效率。
[0016]用于解决技术课题的技术方案
[0017]本发明的探测装置，其用于对形成于被检查衬底上且在上述衬底的两面具有电极的功率器件的电特性进行检查，上述探测装置的特征在于，包括:载置并支承上述衬底的可移动的吸盘顶部；对探针进行支承的探测卡，其与上述吸盘顶部相对地配置于上述吸盘顶部的上方，上述探针的顶端能够与露出在由上述吸盘顶部支承的上述衬底的正面的上述功率器件的正面侧电极接触；第I测定线路，其包括用于将上述功率器件的正面侧电极与测试器的对应的第I端子电连接的上述探针；载置面导体，其在上述吸盘顶部上形成载置面，与露出在由上述吸盘顶部支承的上述衬底的背面的上述功率器件的背面侧电极接触；第2测定线路，其包括用于将上述功率器件的背面电极与上述测试器的对应的第2端子电连接的上述载置面导体；和吸附机构，其包括在设置于上述载置面上的吸附区域内高密度地分布且分别从上述载置面导体的表面向内部深处垂直地延伸的多个垂直微细孔，经由上述垂直微细孔对由上述吸盘顶部支承的上述衬底的背面施加真空的吸引力，当设上述吸附区域中的上述垂直微细孔的口径和孔距分别为Φ、ρ时，Φ<ρ彡2Φ。
[0018]在本发明的探测装置中，在对被支承在吸盘顶部上的衬底的背面施加真空的吸引力的吸附机构，在吸盘顶部的载置面导体上以满足Φ < P < 2Φ的条件的图案(口径Φ、孔距P)高密度地设置多个垂直微细孔，根据该结构，能够在衬底的背面侧电极与载置面导体之间实现接触电阻(晶片接触电阻)的大幅度的降低和均匀化。
[0019]发明效果
[0020]根据本发明的探测装置，根据上述的结构和作用，能够在衬底的背面侧电极与吸盘顶部的载置面导体之间实现接触电阻的减少和均匀化，由此，能够提高在衬底的两面具有电极的功率设备的电特性检查的测定精度和耗电效率。
【专利附图】
【附图说明】
[0021]图1是表示本发明的一个实施方式中的探测装置的结构的一部分截面正视图。
[0022]图2是从斜下方观看到的上述探测装置的探测卡周围的结构的立体图。
[0023]图3是表示在上述探测装置中吸盘顶部的载置面上的吸附区域和垂直微细孔的平面图。
[0024]图4是表示上述吸盘顶部的载置面导体的内部构造的纵截面图。
[0025]图5是用于示意地说明上述载置面导体的制作工序的立体图。
[0026]图6A是表示吸附机构中的真空通路的布局的一个例子的大致平面图。
[0027]图6B是表示上述真空通路的布局的另一例子的大致平面图。
[0028]图7是对比表示半导体晶片被实施例的垂直微细孔和比较例的垂直孔吸附在载置面导体上的各自的状态的纵截面图。
[0029]图8是表示实施方式中的垂直微细孔的图案(口径和孔距)的几个适合的例子的平面图。
[0030]图9是表示关于上述卡盘载置面上的吸附区域的一个变形例的平面图。
[0031]图10是表示另一实施方式中的探测装置的结构的一部分截面正视图。
[0032]附图标记说明
[0033]12吸盘顶部(载置台)
[0034]14移动台
[0035]16探测卡
[0036]18探针卡架
[0037]20测试头
[0038]22载置面导体
[0039]24G、24E 探针
[0040]26G.26E 连接导体
[0041]32G、32E、32C测试头的端子
[0042]34连接板
[0043]40连接导体
[0044]44接触件
[0045]50吸附机构
[0046]52垂直微细孔
[0047]54(1)、54 ⑵、......54 (η)薄板导体
[0048]56连通路径
[0049]58真空通路
【具体实施方式】
[0050]下面，参照【专利附图】
【附图说明】本发明的实施方式。
[0051][探测装置整体的结构和作用]
[0052]图1表示本发明的一个实施方式中的探测装置的结构。图2表示在该探测装置中从斜下方观看到的探测卡周围的结构。
[0053]该探测装置将结束半导体工艺的前工序后的半导体晶片W作为被检查衬底，对于形成于该半导体晶片W上且在芯片的两面即晶片的两面形成电极的多个功率器件(例如IGBT)，能够按晶片等级进行每个芯片的电特性检查。
[0054]该探测装置设置于测试器主体(未图示)的附近，在由框体(图中未示)划分而成的探针室10中，将吸盘顶部(载置台)12搭载于移动台14上，并且在吸盘顶部12的上方利用探测卡架18水平地支承(固定)探测卡16，在探测卡16和探测卡架18上可装卸地与测试器的测试头20对接。
[0055]更详细地来讲，吸盘顶部12具有水平地载置并支承作为被检查衬底的半导体晶片W的圆形的载置面，该载置面由电传导率高的例如无氧铜构成的板状的载置面导体22构成。在该载置面导体22之上载置半导体晶片W时，在半导体晶片W上的背面以芯片单位露出的电极(集电极)与载置面导体22直接接触地电连接。吸盘顶部12的载置面导体22是本实施方式的主要特征部分，将在后面对其构成和作用进行详细的说明。
[0056]移动台14能够使吸盘顶部12在水平(XY)方向、垂直⑵方向和圆周(Θ )方向上移动，且能够固定(静止)在可移动范围内的任意位置。
[0057]探测卡16被制作成一种印刷配线板，在下表面安装有用于与在半导体晶片W上的正面以芯片单位露出的电极(栅电极、发射极)单独接触或者共用接触的一根或者多根探针24G、24E。更详细地来讲，各个探针24，其基端部或根部与探测卡16的对应的连接导体26G、26E的下端接合，并且在中间部被在从探测卡16的下表面突出的绝缘体的支撑部28支承，在顶端部(自由端)与露出在半导体晶片W的正面的对应的电极(栅电极、发射极)接触。
[0058]各个连接导体26G、26E在铅垂方向上贯通探测卡16的贯通孔(通孔)30G、30E，从探测卡16的上下露出或突出，如图所示，在对接状态下，通过其上端或顶面分别与测试头20的对应的端子32G、32E直接接触地电连接。此外，为了在对接状态下在测试头20与探测卡16之间获得稳定的电连接，例如也可以在测试头20侧的端子32G、32E安装弹簧(未图示)O
[0059]探测卡架18是构成探针室10的上表面的坚固的金属板，围绕探测卡16在探测卡16周围水平地延伸，在形成于探测卡架18的中心部的开口中以探测卡16能够装卸或者更换的方式安装探测卡16。
[0060]另外，探测卡架18以从其下表面离开的方式支承导电性的接触板34。在本实施方式中，以不与探测卡16的探针24G、24E干扰的方式在探针24G、24E的左右两侧分开，在探测卡架18与吸盘顶部12之间水平地配置一对接触板34。在探测卡架18的贯通孔中从上方插入绝缘性的螺栓36，该螺栓36的顶端部与接触板34的螺丝孔35螺纹接合，于是接触板34被水平地支承。
[0061]在接触板34的上表面，在其中央部形成垫片状的板上表面端子38，与在该板上表面端子38之上沿铅垂方向延伸的棒状或块状的连接导体40的下端通过直接接触或锡焊接合等电连接。该连接导体40贯通探测卡架18的贯通孔(通孔)42，也露出或者突出在探测卡架18之上。如图1所示，在与测试头20对接的状态下，连接导体40通过其上端或者顶面与测试头20的对应的端子32C直接接触地电连接。
[0062]为了在对接状态下获得稳定的电连接，例如也可以在测试头20侧的端子32C侧安装弹簧(未图示)。另外，也可以在贯通孔42中插入绝缘体的套管或者垫圈(未图示)，以使探测卡架18支承连接导体40。此外，与一对接触板34对应的测试头20的左右一对端子32C在测试头20中电共用连接。
[0063]在吸盘顶部12的侧面，左右分开地安装有能够与左右一对接触板34分别独立地接触的一对接触件44。无论载置台12处于其能够移动的范围内的任何位置，如果任一个接触件44从原位置上升移动(往复)至一定的高度位置，其上端或者顶面与相对的接触板34的下表面抵接。
[0064]在本实施方式中，接触件44例如由探测销构成，具有从移动台14独立且能够控制接触件44的升降移动和升降位置的升降机构45。另外，为了在接触件44与接触板34之间获得稳定的电接触，能够在接触件44上安装弹簧(图中未示)。各个接触件44通过从吸盘顶部12的周边边缘向外延伸的挠性的连接导体例如硬线46与载置面导体22电连接。
[0065]在该探测装置中，为了对半导体晶片W上的各个芯片(功率器件)进行动态特性检查，如图1所示，在测试器的测试头20对接，半导体晶片W从探针24G、24E的顶端向下离开，且接触件44从接触板34向下离开的状态下，首先，进行半导体晶片W上的被检查芯片(功率器件)对探测卡16甚至探针24G、24E的定位。在该定位中，吸盘顶部12在移动台14上在水平(XY)方向上移动，被检查芯片的正面侧电极(栅电极、发射极)被定位在分别对应的探针24G、24E的顶端的正下方。
[0066]接着，吸盘顶部12向垂直上方仅上升一定行程，将被检查芯片的正面侧电极(栅电极、发射极)从下推向分别对应的探针24G、24E的前端。由此，在被检查芯片的正面侧电极(栅电极、发射极)与测试头20的对应的端子32G、32E之间，经由由探测卡16的连接导体26G、26E和探针24G、24E构成的回路的测定线路，确立电导通状态。
[0067]另一方面，使左右的任一个接触件44上升移动(往复)，使其上端或顶面与接触板34的下表面接触。由此，在被检查芯片的背面侧电极(集电极)与测试头20的对应的一个端子32C之间，经由载置台12的载置面导体22、硬线46、一个接触件44、一个接触板34和一个连接导体40构成的去路的测定线路，确立电导通状态。
[0068]如上所述，在半导体晶片W上的被检查芯片即功率器件的各个电极(栅电极、发射极、集电极)与测试头20的各个对应的端子32G、32E、32C之间，能够取得电导通状态。而且，在该状态下，如果从测试器通过去路和回路的测定线路，在该功率器件的集电极和发射极之间施加规定的高电压，在栅电极上施加规定的控制脉冲，则从该功率器件中输出电流的脉冲，该电流的脉冲流经去路和回路的测定线路并被测试器获取。此时，在去路和回路的测定线路上产生与阻抗的电阻的量相应的电力损失。测试器根据在测试头20的端子32C或端子32E中所获取的脉冲，通过规定的信号处理，例如测定打开时间和关闭时间、或者脉冲上升时间和下降时间等，对动态特性进行评价，判定该功率器件的好坏。
[0069]在该探测装置中，不仅上述动态特性的检查，而且耐压试验和导通电阻测定这样的静态特性的检查，仅仅从测试器一侧施加的电压和控制信号不同，也能以与上述同样的方法来进行。
[0070]为了将半导体晶片W保持在吸盘顶部12的载置面导体22上，该探测装置具有以下将要详细说明的吸附机构50。该吸附机构50具有在吸盘顶部12的载置面导体22上以现有的孔式的大约300倍的高密度分布的多个垂直微细孔52，由此，在半导体晶片W的背面侧电极(发射极)与吸盘顶部12的载置面导体22之间实现接触电阻(晶片接触电阻)的大幅度的降低和均匀化。而且，因晶片接触电阻的大幅度的降低和均匀化，能够大幅提高半导体晶片W上的功率器件的电特性检查的测定精度和耗电效率。
[0071]另外，在本实施方式中，如上所述，尽可能地缩短在检查对象的功率器件的各个电极与测试头20的各个对应的端子之间形成电导通状态的去路和回路的测定线路。特别是在回路的测定线路中，探针24G、24E的基端与测试头20的对应的端子32G、32E在铅垂方向上正对面地相对，经由探测卡16的连接导体26G、26E以最短距离电连接。
[0072]另外，在去路的测定线路中，作为用于在检查对象的功率器件的背面侧电极(集电极)与测试器的对应的端子32C之间确立电导通状态的中转部件，在探测卡架18与吸盘顶部12之间配置接触板34，将与载置面导体22电连接的接触件44可升降地安装于吸盘顶部12的侧面。载置面导体22经由接触件44以最短路径与接触板34电连接。接触板34的板上面端子38与测试头20的对应的端子32C在铅垂方向上在正对面地相对，经由电接触贯通探测卡架18的贯通孔42的棒状(或者块状)连接导体40以最短距离电连接。像这样，通过尽可能地缩短去路和回路的测定线路的线路长度，来降低线路的阻抗，进一步提高半导体晶片W上的功率器件的电特性检查的测定精度和耗电效率。
[0073][吸附机构的结构和作用]
[0074]如图3所示，本实施方式中的吸附机构50具有在设定于吸盘顶部12的载置面上的圆形的吸附区域BE内以一定的高密度例如呈格子状分布的多个垂直微细孔52。该垂直微细孔52的口径Φ和孔距P例如为Φ = 0.25mm、p = 0.5mm,与现有的典型的孔型吸附机构中的吸引孔相比，口径Φ缩小为1/2，孔距P缩小为1/20。
[0075]无论从技术方面还是从成本方面来看，通过机械加工在载置面导体22上制作这种高密度的垂直微细孔52几乎都是不可能的。在本实施方式中，如图4所示，载置面导体22的至少表层部通过将在与各个垂直微细孔52对应的位置形成有同一口径的开口 AP的多个(例如10?12个)薄板导体54(1)、54 (2)......54 (η)重合而构成。各个薄板导体54 (i)
(i = I?η)由与载置面导体22相同的材质即无氧铜构成。
[0076]在各个薄板导体54(i)中，开口 AP通过蚀刻(通常是湿蚀刻)形成相同的图案、即相同的口径Φ和相同的孔距P。由于采用蚀刻加工，所以，开口 AP周围不会发生加工变形和产生毛边。
[0077]而且，如图5所示，以各个对应位置的开口 AP沿着一列对齐的方式重叠多个薄板导体54(1)、54(2)、……54 (η)，通过扩散接合进行接合。扩散接合是不使母材熔化，而对母材加热、加压利用原子扩散进行接合的技术。在由通过扩散接合而一体化的薄板导体54(1)、54(2)、……54(η)组成的层叠构造的载置面导体22上，以与各个薄板导体54⑴的开口 AP相同的图案、即以相同的口径Φ和相同的孔距P形成垂直微细孔52。
[0078]如图4所示,在载置面导体22中，从其表面至规定深度d(优选0.5mm?3mm),各个垂直微细孔52分离独立，由此，从垂直微细孔52作用在半导体晶片W上的真空吸引力在各个位置朝向垂直下方。而且，在载置面导体22中，在超过上述规定的深度d的内部深处设置有在相互相邻的垂直微细孔52之间横向延伸的连通路径或者槽56，并且，在载置面导体22的下部或者下表面设置有上表面开口的槽状真空通路58。真空通路58不仅与位于其正上方的垂直微细孔52直接相连，也经由连通路56与在偏离正上方的附近的垂直微细孔52相连。
[0079]真空通路58在吸盘顶部12的内侧例如如图6A所示呈旋涡状连续地延伸，位于吸盘顶部12的中心部的初始端经由连接器或者接头60和外部真空管62与真空源例如真空泵(未图示)连接。在该结构中，在吸盘顶部12的载置面导体22上载置半导体晶片W并启动吸附机构50时，来自真空泵的真空吸引力首先在旋涡状真空通路58的初始端附近的正上方作用于半导体晶片W的中心部，然后越向半径方向的外侧去越延迟，在旋涡状真空通路58的各个部分的正上方作用于半导体晶片W的各个部分。由此，半导体晶片W的各个部分从中心部向半径方向外侧去依次或者分阶段地吸附在载置面导体22上，所以，即使半导体晶片W存在变形，也能矫正其变形并使半导体晶片W的背面在平坦面的状态下紧贴于载置面导体22。
[0080]或者，也可以如图6B所示，采用在吸盘顶部12的内侧，将真空通路56呈同心圆状分割成多个圆环流路58 (I)、58 (2)、58 (3)、58 (4)，利用在半径方向上延伸的连通路径64将这些圆环流路58(1)、58(2)、58(3)、58(4)连接的结构。在此情况下，最内侧(小径)的圆环流路58 (I)经由连接器60和外部真空管62与真空泵连接。也能在连通路径64中上设置压力延迟回路(未图示)。
[0081]在该结构中也同样，在吸盘顶部12的载置面导体22上载置半导体晶片W并启动吸附机构50时，来自真空泵的真空吸引力首先在最内周的圆环流路58(1)的正上方作用于半导体晶片W的中心部，然后向半径方向外侧去以圆环流路58(2) ,58(3) ,58(4)的顺序在它们的正上方作用于半导体晶片W的各个部分。由此，半导体晶片W的各个部分从中心部向半径方向外侧去依次或者分阶段地被吸附在载置面导体22上，所以，即使半导体晶片W存在变形，也能矫正其变形使半导体晶片W的背面在平坦面的状态下紧贴于载置面导体22。
[0082]如上所述，该实施方式中的吸附机构50在吸盘顶部12的载置面导体22上，例如以口径Φ = 0.25mm、孔距P = 0.5_、开口率AR = 19.6%设置多个垂直微细孔52。
[0083]图7对比表示厚度tw(例如在6英寸口径的晶片的情况下,tw = 125 μ m)的半导体晶片W被实施例的垂直微细孔52吸附在载置面导体22上的状态(a)和被比较例的垂直孔70吸附在载置面导体22上的状态(b)。在此，比较例的垂直孔70的口径Φ ’ = 0.50mm、孔距P’= 10mm、开口率AR’ = 0.196%，相当于现有的典型的孔型吸附机构中的吸引孔。图中与半导体晶片W的正面接触的探针(例如悬臂针)24顶端的直径s为s = 100 μ m。
[0084]如图7所示，在实施例(a)与比较例(b)中，垂直微细孔52和垂直孔70的孔距P、P’相差一个数量级(准确来讲是20倍)，孔密度相差两个数量级(准确来讲是400倍)，开口率相差两个数量级(准确来讲是100倍)，因此，半导体晶片W与载置面导体22之间的接触应力的均匀性甚至接触电阻(镜面接触电阻)明显不同。
[0085]此外，在本实施方式中，在载置面导体22上设置上述高密度的垂直微细孔52的结构与载置面导体22的至少表层部由所谓的多孔质的金属构成的结构完全不同。即，关于用于在吸盘顶部12上将半导体晶片W固定在一定位置的保持功能，实施方式的高密度垂直微细孔52与多孔质金属体并无太大区别。但是，关于在半导体晶片W的背面侧电极与载置面导体22之间减少接触电阻(晶片接触电阻)的功能和其自身的电阻率，多孔质金属体与实施方式的高密度垂直微细孔52相比格外差，不适合载置面导体22。特别是在功率器件上施加几千伏的电压并使几百安电流通过的检查中，晶片接触电阻和固有的电阻率高的多孔质金属体不能用于载置面导体22。在本实施方式中，根据在载置面导体22上设置上述高密度垂直微细孔52的结构，在对于功率器件的电特性检查中，即使是几百安以上的电流也能以少的电力损失使其稳定地通过。
[0086]在本实施方式中，如上所述使用蚀刻加工和扩散接合的技术在载置面导体22上制作高密度的垂直微细孔52，所以，能够在大范围任意地选择垂直微细孔52的图案即口径Φ、孔距P、开口率AR。例如,如图8所示，
[0087](a) Φ = 0.2mm、孔距 p = 0.3mm、AR = 34%
[0088](b) Φ = 0.3mm、孔距 p = 0.4mm、AR = 44%
[0089](c) Φ = 0.4mm、孔距 p = 0.5mm、AR = 50%
[0090](d) Φ = 0.5mm、孔距 p = 0.6mm、AR = 57%
[0091 ] (e) Φ = 0.6mm、孔距 p = 0.7mm、AR = 55%
[0092]也能选择上述这些图案。在任一清况下，也与上述实施例(Φ =0.5mm、孔距P =0.5mm)同样,满足Φ < P彡2Φ。
[0093][其它实施方式或变形例]
[0094]在上述实施方式中，在吸盘顶部12的载置面上设定一个面的吸附区域BE，在该一个面的吸附区域BE中设置高密度的垂直微细孔52。作为有关吸附区域BE的一个变形例，如图9所示，也能根据作为被检查衬底的半导体晶片W的口径尺寸，呈同心圆状设置一个或多个没有垂直微细孔52的镜面的圆环分离带FBa、FBb，将吸附区域在直径方向上分割成多个(图示的例子是三个)区域BEpBE^BE3t5
[0095]例如，口径4英寸(10mm)的半导体晶片W被载置成晶片边缘的整个外周进入内侧或小径的圆环分离带FBa中。此时，镜面或平坦面的圆环分离带FBa使得利用拍摄元件的光学式晶片边缘检测变得容易。在此情况下，半导体晶片W在中心部的第I吸附区域BE1中，由该区域内的高密度垂直微细孔52接受真空吸引力，紧贴固定在载置面导体22上。
[0096]口径6英寸(150_)的半导体晶片W被载置成晶片边缘的整个外周进入外侧或大径的圆环分离带FBb中。此时，平坦面的圆环分离带FBb使得利用拍摄元件的光学式的晶片边缘检测变得容易。在此情况下，半导体晶片W在第I和第2吸附区域BEp BE2中，由这些区域内的高密度垂直微细孔52接受真空吸引力，紧贴固定在载置面导体22上。
[0097]另外，口径8英寸(200_)的半导体晶片W被载置成晶片边缘的整个外周进入载置面导体22的圆环边缘部FB。中。此时，平坦面的圆环边缘部FB。使得利用拍摄元件的光学晶片边缘检测变得容易。在此情况下，半导体晶片W在全部(第1、第2和第3)吸附区域BE1,BE2,BE3中，由这些区域内的高密度垂直微细孔52接受真空吸引力，紧贴固定在载置面导体22上。
[0098]图10表示其它实施方式中的探测装置的结构。该探测装置与上述第I实施方式的探测装置同样，对于形成于半导体晶片W上且在芯片的两面即晶片的两面形成电极的多个功率器件，能够按晶片等级检查每个芯片的电特性(动态特性、静态特性)。
[0099]但是，作为用于在被检查功率器件的背面侧电极与测试器之间确立电导通状态的去路的测定线路，不使用接触板34 (图1)(因此，也不使用接触件44和连接导体40，采用将电线80从载置台12的载置面导体22引至测试头20的对应的端子32C的结构。电线80的两端通过连接器82、84分别与载置面导体22和端子32C连接。
【权利要求】
1.一种探测装置，其用于对形成于被检查衬底上且在所述衬底的两面具有电极的功率器件的电特性进行检查，所述探测装置的特征在于，包括: 载置并支承所述衬底的可移动的吸盘顶部； 对探针进行支承的探测卡，其与所述吸盘顶部相对地配置于所述吸盘顶部的上方，所述探针的顶端能够与露出在由所述吸盘顶部支承的所述衬底的正面的所述功率器件的正面侧电极接触； 第I测定线路，其包括用于将所述功率器件的正面侧电极与测试器的对应的第I端子电连接的所述探针； 载置面导体，其在所述吸盘顶部上形成载置面，与露出在由所述吸盘顶部支承的所述衬底的背面的所述功率器件的背面侧电极接触； 第2测定线路，其包括用于将所述功率器件的背面电极与所述测试器的对应的第2端子电连接的所述载置面导体；和 吸附机构，其包括在设置于所述载置面上的吸附区域内高密度地分布且分别从所述载置面导体的表面向内部深处垂直地延伸的多个垂直微细孔，经由所述垂直微细孔对由所述吸盘顶部支承的所述衬底的背面施加真空的吸引力， 当设所述吸附区域中的所述垂直微细孔的口径和孔距分别为Φ、ρ时，Φ < P彡2Φ。
2.如权利要求1所述的探测装置，其特征在于: 所述垂直微细孔的密度是100个/cm2以上。
3.如权利要求2所述的探测装置，其特征在于: 所述垂直微细孔的密度是400个/cm2以上。
4.如权利要求1?3中任一项所述的探测装置，其特征在于: 所述垂直微细孔的口径Φ是0.2mm?0.6mm。
5.如权利要求1?4中任一项所述的探测装置，其特征在于: 所述吸附区域中的所述垂直微细孔的开口率为20 %?60 %。
6.如权利要求1?5中任一项所述的探测装置，其特征在于: 所述载置面导体的至少表层部通过将在与所述垂直微细孔对应的位置形成有相同口径的开口的多个薄板导体重叠而构成。
7.如权利要求6所述的探测装置，其特征在于: 所述薄板导体的所述开口通过蚀刻加工形成。
8.如权利要求6或7所述的探测装置，其特征在于: 所述薄板导体通过扩散接合而相互接合。
9.如权利要求1?8中任一项所述的探测装置，其特征在于: 所述载置面导体，自其表面起至规定的深度，各个所述垂直微细孔分离独立。
10.如权利要求9所述的探测装置，其特征在于: 所述载置面导体，在超过所述规定深度的内部深处，在相邻的所述垂直微细孔之间设置有连通路径。
11.如权利要求9或10所述的探测装置，其特征在于: 所述规定的深度是0.5mm?3mm。
12.如权利要求1?11中任一项所述的探测装置，其特征在于: 所述吸附机构具有真空通路，该真空通路以在所述吸附区域的各个位置与所述垂直微细孔的下端连接的方式设置于所述载置面的内部或下方，能够与真空源连接。
13.如权利要求12所述的探测装置，其特征在于: 所述真空通路在所述载置面的半径方向上从中心部至周边部呈螺旋状地延伸或者呈同心圆状地分布，中心部相对于所述真空源位于最上游侧，向周边部去成为下游。
14.如权利要求1?13中任一项所述的探测装置，其特征在于: 所述吸附机构在所述载置面的中心部最早开始对所述衬底的吸附，从所述载置面的中心部向周边部去连续地或者分阶段地延迟对所述衬底的吸附的开始。
【文档编号】H01L21/66GK104347445SQ201410366542
【公开日】2015年2月11日 申请日期:2014年7月29日 优先权日:2013年7月29日
【发明者】筱原荣一, 长坂旨俊, 猪股勇, 矢野和哉, 加藤仪保 申请人:东京毅力科创株式会社
【专利摘要】本发明提供一种按晶片等级进行在衬底的两面具有电极的功率器件的电特性检查的探测装置，在衬底的背面侧电极与吸盘顶部的载置面导体之间实现接触电阻的降低和均匀化。在该探测装置中，用于将半导体晶片W保持在吸盘顶部12上的吸附机构，在吸盘顶部的载置面导体上以满足Φ＜p≤2Φ的条件的图案(口径Φ、孔距p)设置多个垂直微细孔。作为一个例子，口径Φ＝0.25mm、孔距p＝0.5mm。
【专利说明】探测装置
【技术领域】
[0001]本发明涉及用于按晶片等级进行在衬底的两面具有电极的功率器件的电特性检查的探测装置。
【背景技术】
[0002]在半导体器件的制造工艺中，在前工序或后工序的最后，利用半导体试验装置检查半导体器件的基本的电特性，判定芯片的好坏。在这种半导体试验装置中，探测装置在按晶片状态或者晶片等级进行检查时，作为将半导体晶片上的各个芯片和承担一切信号处理的测试器接合的处理装置发挥作用。通常，探测装置包括:载置并支承半导体晶片的可动的吸盘顶部(载置台)；使探针与各个芯片的电极接触而取得与测试器的电导通的探测卡；和为了进行检查对象的芯片对固定于一定位置的探测卡甚至探针的定位而使用吸盘顶部移动的移动机构。
[0003]但是，功率MOSFET和IGBT那样的电力用半导体器件即所谓的功率器件，为了在高电压下处理大电流，在芯片的两面设置电极，使电流沿着芯片的厚度方向通过。例如，功率MOSFET在芯片的正面设置源电极和栅电极，并且在芯片的背面设置漏电极，如果在栅电极上施加一定的控制电压，则在源电极和漏电极之间通过大的电流。另外，IGBT在芯片的正面设置发射极和栅电极，另一方面，在芯片的背面设置集电极，如果在栅电极上施加一定的控制电压，则与功率MOSFET相比在发射极电极和集电极之间流过更大的电流。
[0004]像这样，用于按晶片等级进行在芯片的两面具有电极的功率器件的电特性检查的探测装置，为了在作为检查对象的各个芯片或功率器件与测试器之间获得电导通，如通常那样，从上方的探测卡使探针接触半导体晶片的正侧的电极(栅电极和源电极/发射极)，而对于半导体晶片的背侧的电极(漏电极/集电极)，吸盘顶部的上表面由板状的导体即载置面导体构成，在晶片背侧的电极与载置面导体之间形成直接接触的电连接。而且，在吸盘顶部的载置面导体与测试器的对应的端子之间设置有用于使从功率器件输出的电流通过的线路或测定线路。
[0005]一般来讲，探测装置为了正确地进行半导体晶片对探测卡甚至探针的定位，必须在吸盘顶部上将半导体晶片固定在一定的位置，因此，采用真空吸引方式的吸附机构。
[0006]过去，在这种吸附机构中，作为形成于吸盘顶部的载置面上的真空吸引口的方式具有呈同心圆状设置多个圆环槽(吸引槽)的槽式和以一定的孔距在一个面上设置多个孔(吸引孔)的孔式的两种。典型来讲，槽式的吸附机构在半径方向上以15?20mm的间隔呈同心圆状设置具有0.5mm的槽宽的圆环状的吸引槽。另一方面，孔式的吸附机构以10_的孔距呈格子状配置具有0.5mm的口径的吸引孔。因此，在载置台为8英寸(200mm)规格的情况下，槽式的圆环吸引槽的总数是6?8个左右，孔式的吸引孔的总数是300?400个左右。槽式和孔式均采用车削加工和钻孔加工等机械加工，在吸盘顶部的载置面导体上形成吸引槽或吸引孔。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献1:日本特开2011-89891号公报
[0010]专利文献2:日本特开2012-58225号公报
【发明内容】
[0011]发明想要解决的技术问题
[0012]在按晶片等级进行在衬底的两面具有电极的功率器件的电特性检查的探测装置中，使用上述的吸附机构的真空吸引力，在吸盘顶部上将半导体晶片固定在一定的位置，并且，在半导体晶片的背面侧电极与吸盘顶部的载置面导体之间形成直接接触的电连接。但是，在这种现有的探测装置中，在晶片背面侧的电极与吸盘顶部的载置面导体之间，接触面的电阻(晶片接触电阻)高成为一个需要解决的技术问题。
[0013]S卩，如果在功率器件的栅电极上施加一定的控制电压，则源电极(或者发射极)与漏电极(或者集电极)之间导通，功率器件变成接通(ON)状态。在此，如果功率器件被从测试器施加例如几千伏的高电压，则输出几百安的电流。该输出电流被测试器获取，在动态特性的检查中测定打开时间与关闭时间等，在静态特性的检查中测定导通电阻等。因此，无论在测定精度方面还是电力损失方面，从测试器至功率器件的背侧的电极(漏电极或集电极)的去路测定线路的阻抗越低越好。
[0014]然而，在现有的探测装置中，晶片接触电阻高，因此，难以降低回路测定线路的阻抗。特别是在测定精度方面，在吸盘顶部的载置面上晶片接触电阻的偏差大，因此，在晶片等级的电特性检查中，测定的再现性差成为一个需要解决的课题。
[0015]本发明解决上述现有技术的问题点，其目的在于，提供一种探测装置，其在衬底的背面侧电极与吸盘顶部的载置面导体之间实现接触电阻的降低和均匀化，由此，提高在衬底的两面具有电极的功率器件的电特性检查的测定精度和耗电效率。
[0016]用于解决技术课题的技术方案
[0017]本发明的探测装置，其用于对形成于被检查衬底上且在上述衬底的两面具有电极的功率器件的电特性进行检查，上述探测装置的特征在于，包括:载置并支承上述衬底的可移动的吸盘顶部；对探针进行支承的探测卡，其与上述吸盘顶部相对地配置于上述吸盘顶部的上方，上述探针的顶端能够与露出在由上述吸盘顶部支承的上述衬底的正面的上述功率器件的正面侧电极接触；第I测定线路，其包括用于将上述功率器件的正面侧电极与测试器的对应的第I端子电连接的上述探针；载置面导体，其在上述吸盘顶部上形成载置面，与露出在由上述吸盘顶部支承的上述衬底的背面的上述功率器件的背面侧电极接触；第2测定线路，其包括用于将上述功率器件的背面电极与上述测试器的对应的第2端子电连接的上述载置面导体；和吸附机构，其包括在设置于上述载置面上的吸附区域内高密度地分布且分别从上述载置面导体的表面向内部深处垂直地延伸的多个垂直微细孔，经由上述垂直微细孔对由上述吸盘顶部支承的上述衬底的背面施加真空的吸引力，当设上述吸附区域中的上述垂直微细孔的口径和孔距分别为Φ、ρ时，Φ<ρ彡2Φ。
[0018]在本发明的探测装置中，在对被支承在吸盘顶部上的衬底的背面施加真空的吸引力的吸附机构，在吸盘顶部的载置面导体上以满足Φ < P < 2Φ的条件的图案(口径Φ、孔距P)高密度地设置多个垂直微细孔，根据该结构，能够在衬底的背面侧电极与载置面导体之间实现接触电阻(晶片接触电阻)的大幅度的降低和均匀化。
[0019]发明效果
[0020]根据本发明的探测装置，根据上述的结构和作用，能够在衬底的背面侧电极与吸盘顶部的载置面导体之间实现接触电阻的减少和均匀化，由此，能够提高在衬底的两面具有电极的功率设备的电特性检查的测定精度和耗电效率。
【专利附图】
【附图说明】
[0021]图1是表示本发明的一个实施方式中的探测装置的结构的一部分截面正视图。
[0022]图2是从斜下方观看到的上述探测装置的探测卡周围的结构的立体图。
[0023]图3是表示在上述探测装置中吸盘顶部的载置面上的吸附区域和垂直微细孔的平面图。
[0024]图4是表示上述吸盘顶部的载置面导体的内部构造的纵截面图。
[0025]图5是用于示意地说明上述载置面导体的制作工序的立体图。
[0026]图6A是表示吸附机构中的真空通路的布局的一个例子的大致平面图。
[0027]图6B是表示上述真空通路的布局的另一例子的大致平面图。
[0028]图7是对比表示半导体晶片被实施例的垂直微细孔和比较例的垂直孔吸附在载置面导体上的各自的状态的纵截面图。
[0029]图8是表示实施方式中的垂直微细孔的图案(口径和孔距)的几个适合的例子的平面图。
[0030]图9是表示关于上述卡盘载置面上的吸附区域的一个变形例的平面图。
[0031]图10是表示另一实施方式中的探测装置的结构的一部分截面正视图。
[0032]附图标记说明
[0033]12吸盘顶部(载置台)
[0034]14移动台
[0035]16探测卡
[0036]18探针卡架
[0037]20测试头
[0038]22载置面导体
[0039]24G、24E 探针
[0040]26G.26E 连接导体
[0041]32G、32E、32C测试头的端子
[0042]34连接板
[0043]40连接导体
[0044]44接触件
[0045]50吸附机构
[0046]52垂直微细孔
[0047]54(1)、54 ⑵、......54 (η)薄板导体
[0048]56连通路径
[0049]58真空通路
【具体实施方式】
[0050]下面，参照【专利附图】
【附图说明】本发明的实施方式。
[0051][探测装置整体的结构和作用]
[0052]图1表示本发明的一个实施方式中的探测装置的结构。图2表示在该探测装置中从斜下方观看到的探测卡周围的结构。
[0053]该探测装置将结束半导体工艺的前工序后的半导体晶片W作为被检查衬底，对于形成于该半导体晶片W上且在芯片的两面即晶片的两面形成电极的多个功率器件(例如IGBT)，能够按晶片等级进行每个芯片的电特性检查。
[0054]该探测装置设置于测试器主体(未图示)的附近，在由框体(图中未示)划分而成的探针室10中，将吸盘顶部(载置台)12搭载于移动台14上，并且在吸盘顶部12的上方利用探测卡架18水平地支承(固定)探测卡16，在探测卡16和探测卡架18上可装卸地与测试器的测试头20对接。
[0055]更详细地来讲，吸盘顶部12具有水平地载置并支承作为被检查衬底的半导体晶片W的圆形的载置面，该载置面由电传导率高的例如无氧铜构成的板状的载置面导体22构成。在该载置面导体22之上载置半导体晶片W时，在半导体晶片W上的背面以芯片单位露出的电极(集电极)与载置面导体22直接接触地电连接。吸盘顶部12的载置面导体22是本实施方式的主要特征部分，将在后面对其构成和作用进行详细的说明。
[0056]移动台14能够使吸盘顶部12在水平(XY)方向、垂直⑵方向和圆周(Θ )方向上移动，且能够固定(静止)在可移动范围内的任意位置。
[0057]探测卡16被制作成一种印刷配线板，在下表面安装有用于与在半导体晶片W上的正面以芯片单位露出的电极(栅电极、发射极)单独接触或者共用接触的一根或者多根探针24G、24E。更详细地来讲，各个探针24，其基端部或根部与探测卡16的对应的连接导体26G、26E的下端接合，并且在中间部被在从探测卡16的下表面突出的绝缘体的支撑部28支承，在顶端部(自由端)与露出在半导体晶片W的正面的对应的电极(栅电极、发射极)接触。
[0058]各个连接导体26G、26E在铅垂方向上贯通探测卡16的贯通孔(通孔)30G、30E，从探测卡16的上下露出或突出，如图所示，在对接状态下，通过其上端或顶面分别与测试头20的对应的端子32G、32E直接接触地电连接。此外，为了在对接状态下在测试头20与探测卡16之间获得稳定的电连接，例如也可以在测试头20侧的端子32G、32E安装弹簧(未图示)O
[0059]探测卡架18是构成探针室10的上表面的坚固的金属板，围绕探测卡16在探测卡16周围水平地延伸，在形成于探测卡架18的中心部的开口中以探测卡16能够装卸或者更换的方式安装探测卡16。
[0060]另外，探测卡架18以从其下表面离开的方式支承导电性的接触板34。在本实施方式中，以不与探测卡16的探针24G、24E干扰的方式在探针24G、24E的左右两侧分开，在探测卡架18与吸盘顶部12之间水平地配置一对接触板34。在探测卡架18的贯通孔中从上方插入绝缘性的螺栓36，该螺栓36的顶端部与接触板34的螺丝孔35螺纹接合，于是接触板34被水平地支承。
[0061]在接触板34的上表面，在其中央部形成垫片状的板上表面端子38，与在该板上表面端子38之上沿铅垂方向延伸的棒状或块状的连接导体40的下端通过直接接触或锡焊接合等电连接。该连接导体40贯通探测卡架18的贯通孔(通孔)42，也露出或者突出在探测卡架18之上。如图1所示，在与测试头20对接的状态下，连接导体40通过其上端或者顶面与测试头20的对应的端子32C直接接触地电连接。
[0062]为了在对接状态下获得稳定的电连接，例如也可以在测试头20侧的端子32C侧安装弹簧(未图示)。另外，也可以在贯通孔42中插入绝缘体的套管或者垫圈(未图示)，以使探测卡架18支承连接导体40。此外，与一对接触板34对应的测试头20的左右一对端子32C在测试头20中电共用连接。
[0063]在吸盘顶部12的侧面，左右分开地安装有能够与左右一对接触板34分别独立地接触的一对接触件44。无论载置台12处于其能够移动的范围内的任何位置，如果任一个接触件44从原位置上升移动(往复)至一定的高度位置，其上端或者顶面与相对的接触板34的下表面抵接。
[0064]在本实施方式中，接触件44例如由探测销构成，具有从移动台14独立且能够控制接触件44的升降移动和升降位置的升降机构45。另外，为了在接触件44与接触板34之间获得稳定的电接触，能够在接触件44上安装弹簧(图中未示)。各个接触件44通过从吸盘顶部12的周边边缘向外延伸的挠性的连接导体例如硬线46与载置面导体22电连接。
[0065]在该探测装置中，为了对半导体晶片W上的各个芯片(功率器件)进行动态特性检查，如图1所示，在测试器的测试头20对接，半导体晶片W从探针24G、24E的顶端向下离开，且接触件44从接触板34向下离开的状态下，首先，进行半导体晶片W上的被检查芯片(功率器件)对探测卡16甚至探针24G、24E的定位。在该定位中，吸盘顶部12在移动台14上在水平(XY)方向上移动，被检查芯片的正面侧电极(栅电极、发射极)被定位在分别对应的探针24G、24E的顶端的正下方。
[0066]接着，吸盘顶部12向垂直上方仅上升一定行程，将被检查芯片的正面侧电极(栅电极、发射极)从下推向分别对应的探针24G、24E的前端。由此，在被检查芯片的正面侧电极(栅电极、发射极)与测试头20的对应的端子32G、32E之间，经由由探测卡16的连接导体26G、26E和探针24G、24E构成的回路的测定线路，确立电导通状态。
[0067]另一方面，使左右的任一个接触件44上升移动(往复)，使其上端或顶面与接触板34的下表面接触。由此，在被检查芯片的背面侧电极(集电极)与测试头20的对应的一个端子32C之间，经由载置台12的载置面导体22、硬线46、一个接触件44、一个接触板34和一个连接导体40构成的去路的测定线路，确立电导通状态。
[0068]如上所述，在半导体晶片W上的被检查芯片即功率器件的各个电极(栅电极、发射极、集电极)与测试头20的各个对应的端子32G、32E、32C之间，能够取得电导通状态。而且，在该状态下，如果从测试器通过去路和回路的测定线路，在该功率器件的集电极和发射极之间施加规定的高电压，在栅电极上施加规定的控制脉冲，则从该功率器件中输出电流的脉冲，该电流的脉冲流经去路和回路的测定线路并被测试器获取。此时，在去路和回路的测定线路上产生与阻抗的电阻的量相应的电力损失。测试器根据在测试头20的端子32C或端子32E中所获取的脉冲，通过规定的信号处理，例如测定打开时间和关闭时间、或者脉冲上升时间和下降时间等，对动态特性进行评价，判定该功率器件的好坏。
[0069]在该探测装置中，不仅上述动态特性的检查，而且耐压试验和导通电阻测定这样的静态特性的检查，仅仅从测试器一侧施加的电压和控制信号不同，也能以与上述同样的方法来进行。
[0070]为了将半导体晶片W保持在吸盘顶部12的载置面导体22上，该探测装置具有以下将要详细说明的吸附机构50。该吸附机构50具有在吸盘顶部12的载置面导体22上以现有的孔式的大约300倍的高密度分布的多个垂直微细孔52，由此，在半导体晶片W的背面侧电极(发射极)与吸盘顶部12的载置面导体22之间实现接触电阻(晶片接触电阻)的大幅度的降低和均匀化。而且，因晶片接触电阻的大幅度的降低和均匀化，能够大幅提高半导体晶片W上的功率器件的电特性检查的测定精度和耗电效率。
[0071]另外，在本实施方式中，如上所述，尽可能地缩短在检查对象的功率器件的各个电极与测试头20的各个对应的端子之间形成电导通状态的去路和回路的测定线路。特别是在回路的测定线路中，探针24G、24E的基端与测试头20的对应的端子32G、32E在铅垂方向上正对面地相对，经由探测卡16的连接导体26G、26E以最短距离电连接。
[0072]另外，在去路的测定线路中，作为用于在检查对象的功率器件的背面侧电极(集电极)与测试器的对应的端子32C之间确立电导通状态的中转部件，在探测卡架18与吸盘顶部12之间配置接触板34，将与载置面导体22电连接的接触件44可升降地安装于吸盘顶部12的侧面。载置面导体22经由接触件44以最短路径与接触板34电连接。接触板34的板上面端子38与测试头20的对应的端子32C在铅垂方向上在正对面地相对，经由电接触贯通探测卡架18的贯通孔42的棒状(或者块状)连接导体40以最短距离电连接。像这样，通过尽可能地缩短去路和回路的测定线路的线路长度，来降低线路的阻抗，进一步提高半导体晶片W上的功率器件的电特性检查的测定精度和耗电效率。
[0073][吸附机构的结构和作用]
[0074]如图3所示，本实施方式中的吸附机构50具有在设定于吸盘顶部12的载置面上的圆形的吸附区域BE内以一定的高密度例如呈格子状分布的多个垂直微细孔52。该垂直微细孔52的口径Φ和孔距P例如为Φ = 0.25mm、p = 0.5mm,与现有的典型的孔型吸附机构中的吸引孔相比，口径Φ缩小为1/2，孔距P缩小为1/20。
[0075]无论从技术方面还是从成本方面来看，通过机械加工在载置面导体22上制作这种高密度的垂直微细孔52几乎都是不可能的。在本实施方式中，如图4所示，载置面导体22的至少表层部通过将在与各个垂直微细孔52对应的位置形成有同一口径的开口 AP的多个(例如10?12个)薄板导体54(1)、54 (2)......54 (η)重合而构成。各个薄板导体54 (i)
(i = I?η)由与载置面导体22相同的材质即无氧铜构成。
[0076]在各个薄板导体54(i)中，开口 AP通过蚀刻(通常是湿蚀刻)形成相同的图案、即相同的口径Φ和相同的孔距P。由于采用蚀刻加工，所以，开口 AP周围不会发生加工变形和产生毛边。
[0077]而且，如图5所示，以各个对应位置的开口 AP沿着一列对齐的方式重叠多个薄板导体54(1)、54(2)、……54 (η)，通过扩散接合进行接合。扩散接合是不使母材熔化，而对母材加热、加压利用原子扩散进行接合的技术。在由通过扩散接合而一体化的薄板导体54(1)、54(2)、……54(η)组成的层叠构造的载置面导体22上，以与各个薄板导体54⑴的开口 AP相同的图案、即以相同的口径Φ和相同的孔距P形成垂直微细孔52。
[0078]如图4所示,在载置面导体22中，从其表面至规定深度d(优选0.5mm?3mm),各个垂直微细孔52分离独立，由此，从垂直微细孔52作用在半导体晶片W上的真空吸引力在各个位置朝向垂直下方。而且，在载置面导体22中，在超过上述规定的深度d的内部深处设置有在相互相邻的垂直微细孔52之间横向延伸的连通路径或者槽56，并且，在载置面导体22的下部或者下表面设置有上表面开口的槽状真空通路58。真空通路58不仅与位于其正上方的垂直微细孔52直接相连，也经由连通路56与在偏离正上方的附近的垂直微细孔52相连。
[0079]真空通路58在吸盘顶部12的内侧例如如图6A所示呈旋涡状连续地延伸，位于吸盘顶部12的中心部的初始端经由连接器或者接头60和外部真空管62与真空源例如真空泵(未图示)连接。在该结构中，在吸盘顶部12的载置面导体22上载置半导体晶片W并启动吸附机构50时，来自真空泵的真空吸引力首先在旋涡状真空通路58的初始端附近的正上方作用于半导体晶片W的中心部，然后越向半径方向的外侧去越延迟，在旋涡状真空通路58的各个部分的正上方作用于半导体晶片W的各个部分。由此，半导体晶片W的各个部分从中心部向半径方向外侧去依次或者分阶段地吸附在载置面导体22上，所以，即使半导体晶片W存在变形，也能矫正其变形并使半导体晶片W的背面在平坦面的状态下紧贴于载置面导体22。
[0080]或者，也可以如图6B所示，采用在吸盘顶部12的内侧，将真空通路56呈同心圆状分割成多个圆环流路58 (I)、58 (2)、58 (3)、58 (4)，利用在半径方向上延伸的连通路径64将这些圆环流路58(1)、58(2)、58(3)、58(4)连接的结构。在此情况下，最内侧(小径)的圆环流路58 (I)经由连接器60和外部真空管62与真空泵连接。也能在连通路径64中上设置压力延迟回路(未图示)。
[0081]在该结构中也同样，在吸盘顶部12的载置面导体22上载置半导体晶片W并启动吸附机构50时，来自真空泵的真空吸引力首先在最内周的圆环流路58(1)的正上方作用于半导体晶片W的中心部，然后向半径方向外侧去以圆环流路58(2) ,58(3) ,58(4)的顺序在它们的正上方作用于半导体晶片W的各个部分。由此，半导体晶片W的各个部分从中心部向半径方向外侧去依次或者分阶段地被吸附在载置面导体22上，所以，即使半导体晶片W存在变形，也能矫正其变形使半导体晶片W的背面在平坦面的状态下紧贴于载置面导体22。
[0082]如上所述，该实施方式中的吸附机构50在吸盘顶部12的载置面导体22上，例如以口径Φ = 0.25mm、孔距P = 0.5_、开口率AR = 19.6%设置多个垂直微细孔52。
[0083]图7对比表示厚度tw(例如在6英寸口径的晶片的情况下,tw = 125 μ m)的半导体晶片W被实施例的垂直微细孔52吸附在载置面导体22上的状态(a)和被比较例的垂直孔70吸附在载置面导体22上的状态(b)。在此，比较例的垂直孔70的口径Φ ’ = 0.50mm、孔距P’= 10mm、开口率AR’ = 0.196%，相当于现有的典型的孔型吸附机构中的吸引孔。图中与半导体晶片W的正面接触的探针(例如悬臂针)24顶端的直径s为s = 100 μ m。
[0084]如图7所示，在实施例(a)与比较例(b)中，垂直微细孔52和垂直孔70的孔距P、P’相差一个数量级(准确来讲是20倍)，孔密度相差两个数量级(准确来讲是400倍)，开口率相差两个数量级(准确来讲是100倍)，因此，半导体晶片W与载置面导体22之间的接触应力的均匀性甚至接触电阻(镜面接触电阻)明显不同。
[0085]此外，在本实施方式中，在载置面导体22上设置上述高密度的垂直微细孔52的结构与载置面导体22的至少表层部由所谓的多孔质的金属构成的结构完全不同。即，关于用于在吸盘顶部12上将半导体晶片W固定在一定位置的保持功能，实施方式的高密度垂直微细孔52与多孔质金属体并无太大区别。但是，关于在半导体晶片W的背面侧电极与载置面导体22之间减少接触电阻(晶片接触电阻)的功能和其自身的电阻率，多孔质金属体与实施方式的高密度垂直微细孔52相比格外差，不适合载置面导体22。特别是在功率器件上施加几千伏的电压并使几百安电流通过的检查中，晶片接触电阻和固有的电阻率高的多孔质金属体不能用于载置面导体22。在本实施方式中，根据在载置面导体22上设置上述高密度垂直微细孔52的结构，在对于功率器件的电特性检查中，即使是几百安以上的电流也能以少的电力损失使其稳定地通过。
[0086]在本实施方式中，如上所述使用蚀刻加工和扩散接合的技术在载置面导体22上制作高密度的垂直微细孔52，所以，能够在大范围任意地选择垂直微细孔52的图案即口径Φ、孔距P、开口率AR。例如,如图8所示，
[0087](a) Φ = 0.2mm、孔距 p = 0.3mm、AR = 34%
[0088](b) Φ = 0.3mm、孔距 p = 0.4mm、AR = 44%
[0089](c) Φ = 0.4mm、孔距 p = 0.5mm、AR = 50%
[0090](d) Φ = 0.5mm、孔距 p = 0.6mm、AR = 57%
[0091 ] (e) Φ = 0.6mm、孔距 p = 0.7mm、AR = 55%
[0092]也能选择上述这些图案。在任一清况下，也与上述实施例(Φ =0.5mm、孔距P =0.5mm)同样,满足Φ < P彡2Φ。
[0093][其它实施方式或变形例]
[0094]在上述实施方式中，在吸盘顶部12的载置面上设定一个面的吸附区域BE，在该一个面的吸附区域BE中设置高密度的垂直微细孔52。作为有关吸附区域BE的一个变形例，如图9所示，也能根据作为被检查衬底的半导体晶片W的口径尺寸，呈同心圆状设置一个或多个没有垂直微细孔52的镜面的圆环分离带FBa、FBb，将吸附区域在直径方向上分割成多个(图示的例子是三个)区域BEpBE^BE3t5
[0095]例如，口径4英寸(10mm)的半导体晶片W被载置成晶片边缘的整个外周进入内侧或小径的圆环分离带FBa中。此时，镜面或平坦面的圆环分离带FBa使得利用拍摄元件的光学式晶片边缘检测变得容易。在此情况下，半导体晶片W在中心部的第I吸附区域BE1中，由该区域内的高密度垂直微细孔52接受真空吸引力，紧贴固定在载置面导体22上。
[0096]口径6英寸(150_)的半导体晶片W被载置成晶片边缘的整个外周进入外侧或大径的圆环分离带FBb中。此时，平坦面的圆环分离带FBb使得利用拍摄元件的光学式的晶片边缘检测变得容易。在此情况下，半导体晶片W在第I和第2吸附区域BEp BE2中，由这些区域内的高密度垂直微细孔52接受真空吸引力，紧贴固定在载置面导体22上。
[0097]另外，口径8英寸(200_)的半导体晶片W被载置成晶片边缘的整个外周进入载置面导体22的圆环边缘部FB。中。此时，平坦面的圆环边缘部FB。使得利用拍摄元件的光学晶片边缘检测变得容易。在此情况下，半导体晶片W在全部(第1、第2和第3)吸附区域BE1,BE2,BE3中，由这些区域内的高密度垂直微细孔52接受真空吸引力，紧贴固定在载置面导体22上。
[0098]图10表示其它实施方式中的探测装置的结构。该探测装置与上述第I实施方式的探测装置同样，对于形成于半导体晶片W上且在芯片的两面即晶片的两面形成电极的多个功率器件，能够按晶片等级检查每个芯片的电特性(动态特性、静态特性)。
[0099]但是，作为用于在被检查功率器件的背面侧电极与测试器之间确立电导通状态的去路的测定线路，不使用接触板34 (图1)(因此，也不使用接触件44和连接导体40，采用将电线80从载置台12的载置面导体22引至测试头20的对应的端子32C的结构。电线80的两端通过连接器82、84分别与载置面导体22和端子32C连接。
【权利要求】
1.一种探测装置，其用于对形成于被检查衬底上且在所述衬底的两面具有电极的功率器件的电特性进行检查，所述探测装置的特征在于，包括: 载置并支承所述衬底的可移动的吸盘顶部； 对探针进行支承的探测卡，其与所述吸盘顶部相对地配置于所述吸盘顶部的上方，所述探针的顶端能够与露出在由所述吸盘顶部支承的所述衬底的正面的所述功率器件的正面侧电极接触； 第I测定线路，其包括用于将所述功率器件的正面侧电极与测试器的对应的第I端子电连接的所述探针； 载置面导体，其在所述吸盘顶部上形成载置面，与露出在由所述吸盘顶部支承的所述衬底的背面的所述功率器件的背面侧电极接触； 第2测定线路，其包括用于将所述功率器件的背面电极与所述测试器的对应的第2端子电连接的所述载置面导体；和 吸附机构，其包括在设置于所述载置面上的吸附区域内高密度地分布且分别从所述载置面导体的表面向内部深处垂直地延伸的多个垂直微细孔，经由所述垂直微细孔对由所述吸盘顶部支承的所述衬底的背面施加真空的吸引力， 当设所述吸附区域中的所述垂直微细孔的口径和孔距分别为Φ、ρ时，Φ < P彡2Φ。
2.如权利要求1所述的探测装置，其特征在于: 所述垂直微细孔的密度是100个/cm2以上。
3.如权利要求2所述的探测装置，其特征在于: 所述垂直微细孔的密度是400个/cm2以上。
4.如权利要求1?3中任一项所述的探测装置，其特征在于: 所述垂直微细孔的口径Φ是0.2mm?0.6mm。
5.如权利要求1?4中任一项所述的探测装置，其特征在于: 所述吸附区域中的所述垂直微细孔的开口率为20 %?60 %。
6.如权利要求1?5中任一项所述的探测装置，其特征在于: 所述载置面导体的至少表层部通过将在与所述垂直微细孔对应的位置形成有相同口径的开口的多个薄板导体重叠而构成。
7.如权利要求6所述的探测装置，其特征在于: 所述薄板导体的所述开口通过蚀刻加工形成。
8.如权利要求6或7所述的探测装置，其特征在于: 所述薄板导体通过扩散接合而相互接合。
9.如权利要求1?8中任一项所述的探测装置，其特征在于: 所述载置面导体，自其表面起至规定的深度，各个所述垂直微细孔分离独立。
10.如权利要求9所述的探测装置，其特征在于: 所述载置面导体，在超过所述规定深度的内部深处，在相邻的所述垂直微细孔之间设置有连通路径。
11.如权利要求9或10所述的探测装置，其特征在于: 所述规定的深度是0.5mm?3mm。
12.如权利要求1?11中任一项所述的探测装置，其特征在于: 所述吸附机构具有真空通路，该真空通路以在所述吸附区域的各个位置与所述垂直微细孔的下端连接的方式设置于所述载置面的内部或下方，能够与真空源连接。
13.如权利要求12所述的探测装置，其特征在于: 所述真空通路在所述载置面的半径方向上从中心部至周边部呈螺旋状地延伸或者呈同心圆状地分布，中心部相对于所述真空源位于最上游侧，向周边部去成为下游。
14.如权利要求1?13中任一项所述的探测装置，其特征在于: 所述吸附机构在所述载置面的中心部最早开始对所述衬底的吸附，从所述载置面的中心部向周边部去连续地或者分阶段地延迟对所述衬底的吸附的开始。
【文档编号】H01L21/66GK104347445SQ201410366542
【公开日】2015年2月11日 申请日期:2014年7月29日 优先权日:2013年7月29日
【发明者】筱原荣一, 长坂旨俊, 猪股勇, 矢野和哉, 加藤仪保 申请人:东京毅力科创株式会社
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1