一种检测缺陷残留的测试结构的制作方法
【专利摘要】本发明公开了一种检测缺陷残留的测试结构，通过第一测试区与第二测试区构成相互垂直的双向梳状的测试结构，并于两测试焊盘施加偏压用于对晶体管器件不同方向上的工艺造成的缺陷进行侦测，若侦测到某一晶体管有较低的击穿电压或较大的漏电，说明该测试区中晶体管存在缺陷残留，同时通过失效分析法找到缺陷残留位置并做相应的改善工艺，另外对于无缺陷残留的晶体管，对其测试时效性击穿特性一定程度上也可以评估绝缘层的寿命。
【专利说明】一种检测缺陷残留的测试结构
【技术领域】
[0001]本发明涉及一种半导体制造领域，尤其涉及一种检测缺陷残留的测试结构。
【背景技术】
[0002]在当今大规模的集成电路设计工艺中，晶体管加工需要经历一系列的工艺，每道工艺都有可能出现缺陷问题，因此进行晶体管分析并找出失效原因，减少器件缺陷就成为半导体制造领域中必不可少的环节。
[0003]现有技术中晶体管器件包括多个形成于有源区上并且平行排列的多晶硅栅(PolyGate)以及金属接触孔(Contact),在形成多晶娃栅以及金属接触孔的工艺中亦伴随着刻蚀、填充工艺，因此可能会出现有缺陷残留的问题存在，因此需要对多晶硅以及金属接触孔进行监控，以在测试阶段及时发现该问题，降低良率损失。现有技术中通常采用梳状测试结构在晶圆可接受测试(Wafer Acceptance Test,WAT)阶段对多晶娃栅的刻蚀残留引起的漏电问题进行监控，但其存在一定局限性。如图1所示的多晶硅测试结构，其测试多晶硅的参数为多晶硅间介质的漏电，而且，该测试结构为单向的梳状复合结构，该结构中没有放置测试晶体管，导致该结构无法反应真实结构的特点，并且该梳状复合结构对缺陷能力的检测有限，不具备对晶体管缺陷进行检测的功能。因此，为及时发现晶体管中缺陷残留特别是未造成多晶硅短路等其他问题，需要设计新的测试结构以减少产品良率降低而造成的损失。
[0004]中国专利(CN103887283A)公开了一种多晶硅残留监测结构，其包括接地的半导体衬底，其中形成有源区；平行排列于有源区上的多个第一多晶硅栅结构和多个第二多晶硅栅结构，其中第一多晶硅栅结构和第二多晶硅栅结构间隔分布；多个接触孔柱塞，形成于有源区上相邻的所述第一多晶硅栅结构和第二多晶硅栅结构之间；第一测试引脚，与所述多个第一多晶硅栅结构相连；以及第二测试引脚，与所述多个第二多晶硅栅结构相连。
[0005]上述专利所提出的多晶硅残留监测结构，通过在相邻的多晶硅之间引入接触孔插塞，利用该接触孔插塞能够灵敏地监测是否存在多晶硅残留问题，利于降低良率流失，能够对多晶硅残留问题进行有效监测，但是该结构检测能力有限，没有考虑到半导体制造工艺中刻蚀方向性问题，使其无法满足不同方向上的工艺所造成的缺陷均被检测的要求。
【发明内容】
[0006]针对上述存在的问题，本发明公开了一种检测缺陷残留的测试结构，以解决现有技术中的缺陷检测结构的检测能力有限，且无法满足不同方向上的工艺所造成的缺陷均被检测的要求。
[0007]为达到上述目的，本发明采取如下具体技术方案:
[0008]一种检测缺陷残留的测试结构，其中，所述结构为双向梳状的测试结构，包括:
[0009]第一测试区和第二测试区，
[0010]所述第一测试区包括沿第一方向上并排的若干多晶娃条与若干金属条，所述第二测试区包括沿第二方向上并排的若干多晶硅条与若干金属条，所述第一测试区和所述第二测试区各自包括的多晶硅条与金属条均间隔分布，且第一方向与第二方向垂直；以及[0011 ] 第一测试焊盘及第二测试焊盘，
[0012]所述第一测试焊盘通过金属线电连接所述第一测试区中的各所述多晶硅条及第二测试区的各所述金属条，所述第二测试焊盘通过金属线电连接所述第一测试区中的各所述金属条及第二测试区的各所述多晶硅条。
[0013]较佳的，上述的一种检测缺陷残留的测试结构，其中，第一测试区中的多晶硅条及第二测试区的金属条均与所述第一测试焊盘连接的金属线垂直，且第一测试区中的金属条及第二测试区的多晶硅条均与所述第二测试焊盘连接的金属线垂直。
[0014]较佳的，上述的一种检测缺陷残留的测试结构，其中，所述第一测试区与所述第二测试区各自包括的多晶硅条和金属条中皆均匀设置有若干通孔。
[0015]较佳的，上述的一种检测缺陷残留的测试结构，其中，所述第一测试区与所述第二测试区中均设置有绝缘层，所述绝缘层用于隔离所述金属条与所述多晶硅条。
[0016]较佳的，上述的一种检测缺陷残留的测试结构，其中，任意一测试区中所包含的相邻两个多晶硅条的间距为对应工艺平台中两多晶硅间最小设计规格间距。
[0017]较佳的，上述的一种检测缺陷残留的测试结构，其中，所述第一测试区中的各所述多晶硅条和各所述金属条均垂直于所述第二测试区中的各所述多晶硅条和各所述金属条。
[0018]上述技术方案具有如下优点或有益效果:
[0019]本发明公开了一种检测缺陷残留的测试结构，通过第一测试区与第二测试区构成相互垂直的双向梳状的测试结构，并于两测试焊盘施加偏压用于对晶体管器件不同方向上的工艺造成的缺陷进行侦测，若侦测到某一晶体管有较低的击穿电压或较大的漏电，说明该测试区中晶体管存在缺陷残留，同时通过失效分析法找到缺陷残留位置并做相应的改善工艺，另外对于无缺陷残留的晶体管，对其测试时效性击穿特性一定程度上也可以评估绝缘层的寿命。因此进行晶体管缺陷残留的检测对于半导体制程是非常关键的技术，对于提高产品的良率和改善工艺条件，降低品质风险成本具有不可估量的效果。
【专利附图】
【附图说明】
[0020]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
[0021]图1是现有技术中多晶硅测试结构的结构示意图；
[0022]图2是本发明实施例中检测缺陷残留的测试结构的结构示意图；
[0023]图3是本发明实施例中存在缺陷残留的晶体管剖面结构示意图。
【具体实施方式】
[0024]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0025]为解决现有技术中缺陷检测结构的检测能力有限，且无法满足不同方向上的工艺所造成的缺陷均被检测的要求。本发明公开了一种检测缺陷残留的测试结构，具体的如图2和图3所示。
[0026]在一种可选但非限制性的实施例中，一种检测缺陷残留的测试结构为双向梳状测试结构，包括一第一测试区(以下简称Al区)和一第二测试区(以下简称A2区)，如图2所示:该Al区分别包括沿第一方向(即图中X轴方向)并排的若干数量的多晶硅条I与若干数量的金属条5，并且，该若干数量的多晶硅条I与若干数量的金属条5均匀平行排列(即金属条5间均匀平行排列，多晶硅条I间均匀平行排列，同时金属条5与多晶硅条I间也均匀平行排列)。在本发明的实施例中，A2区与Al区所包括的结构基本相同，即A2区也包括若干数量的多晶硅条I与若干数量的金属条5，但A2区中所包括的多晶硅条I与金属条5间并排沿第二方向排列(即图中Y轴方向)，该第一方向(即X轴方向)与该第二方向(即Y轴方向)垂直，或者说第一测试区中的各多晶硅条和各金属条均垂直于第二测试区中的各多晶硅条和各金属条，在此不予赘述。
[0027]在本发明的实施例中，优选的，任意一测试区中所包含的相邻两个多晶硅条的间距为对应工艺平台中两多晶硅间最小设计规格间距。
[0028]另外，该检测缺陷残留的测试结构还包括两测试焊盘，第一测试焊盘3和第二测试焊盘4，并且该第一测试焊3盘通过一金属线2电连接Al区中的多晶硅条I及A2区的金属条5，第二测试焊盘4通过金属线2电连接于Al区中的金属条5及A2区的多晶硅条I。
[0029]优选的，Al区中的多晶硅条I及A2区的金属条5均与该第一测试焊盘3连接的金属线2垂直电连接，且Al区中的金属条5及A2区的多晶硅条I均与第二测试焊盘4连接的金属线2垂直电连接。
[0030]在本发明的实施例中，该第一测试焊盘3与第二测试焊盘4起到便于外界通过该焊盘于检测缺陷残留的测试结构中施加偏压的效果，并通过施加偏压来对晶体管进行检测。
[0031]在本发明的实施例中，Al区与A2区所各自包括的多晶硅条I与金属条5上均匀设有若干数量的金属接触孔7，该金属接触孔7密布于整个多晶硅条I与金属条5。并且Al区与A2区中还包括一绝缘层8，该绝缘层8用于隔离金属条5与多晶硅条1，便于后续的测试工艺侦测是否有漏电或者击穿电压的变化。
[0032]在本发明的实施例中，该检测缺陷残留的测试结构满足与真实电路一致或者是与真实电路呈一定的比例放大或缩小，而且兼顾了半导体制造工艺中的刻蚀方向性，采用Al区和A2区构成相互垂直的双向测试结构，一定程度上提高了对晶体管缺陷残留的侦测灵敏度。
[0033]例如:在测试若干数量的待测晶体管前，将该测试结构中的金属接触孔7相对应的与若干数量的待检测晶体管按照正常工艺放置，并且通过外界对该第二测试焊盘4施加一高电平，对该第一测试焊盘3施加一低电平后进行对待测晶体管的缺陷检测，同时采用一侦测设备对Al区与A2区或者其他测试区进行侦测。
[0034]如图2所示，在侦测过程中，倘若某测试区的待测晶体管有缺陷残留9(包括刻蚀工艺中由于各向异性刻蚀角度的限制导致的多晶硅残留9a或者金属接触孔7填充工艺过程中出现的金属接触孔填充缺陷％)，侦测设备会侦测到该测试区有较大的漏电现象或者较低的击穿电压，如图3表示为侦测到的一缺陷残留的晶体管剖面结构示意图，即Al区中的切线6的剖面。同样侦测到A2区的待测晶体管某一切线的剖面上有缺陷残留且与此情况类似。
[0035]因此可根据漏电与低击穿电压的现象，来随时检测晶体管中是否有晶体管缺陷残留，同时通过失效分析法找到缺陷残留的具体位置，从而便于对晶体管做出相应的工艺改盡口 ο
[0036]优选的，在本发明的实施例中，通过增加检测待测晶体管的次数，确保最大概率检测出晶体管是否有缺陷残留，进而为提升良率提供依据，并改善工艺条件。
[0037]综上所述，本发明公开了一种检测缺陷残留的测试结构，通过第一测试区与第二测试区构成相互垂直的双向梳状的测试结构，并于两测试焊盘施加偏压用于对晶体管器件不同方向上的工艺造成的缺陷进行侦测，若侦测到某一晶体管有较低的击穿电压或较大的漏电，说明该测试区中晶体管存在缺陷残留，同时通过失效分析法找到缺陷残留位置并做相应的改善工艺，另外对于无缺陷残留的晶体管，对其测试时效性击穿特性一定程度上也可以评估绝缘层的寿命。因此进行晶体管缺陷残留的检测对于半导体制程是非常关键的技术，对于提高产品的良率和改善工艺条件，降低品质风险成本具有不可估量的效果。
[0038]通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
[0039]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种检测缺陷残留的测试结构，其特征在于，所述测试结构为双向梳状的测试结构，包括: 第一测试区和第二测试区， 所述第一测试区包括沿第一方向上并排的若干多晶硅条与若干金属条，所述第二测试区包括沿第二方向上并排的若干多晶硅条与若干金属条，所述第一测试区和所述第二测试区各自包括的多晶硅条与金属条均间隔分布，且第一方向与第二方向垂直；以及 第一测试焊盘及第二测试焊盘， 所述第一测试焊盘通过金属线电连接所述第一测试区中的各所述多晶硅条及第二测试区的各所述金属条，所述第二测试焊盘通过金属线电连接所述第一测试区中的各所述金属条及第二测试区的各所述多晶硅条。
2.如权利要求1所述的一种检测缺陷残留的测试结构，其特征在于，第一测试区中的多晶硅条及第二测试区的金属条均与所述第一测试焊盘连接的金属线垂直，且第一测试区中的金属条及第二测试区的多晶硅条均与所述第二测试焊盘连接的金属线垂直。
3.如权利要求1所述的一种检测缺陷残留的测试结构，其特征在于，所述第一测试区与所述第二测试区各自包括的多晶硅条和金属条皆均匀设置有若干通孔。
4.如权利要求1所述的一种检测缺陷残留的测试结构，其特征在于，所述第一测试区与所述第二测试区中均设置有绝缘层，所述绝缘层用于隔离所述金属条与所述多晶硅条。
5.如权利要求1所述的一种检测缺陷残留的测试结构，其特征在于，任意一测试区中所包含的相邻两个多晶硅条的间距为对应工艺平台中两多晶硅间最小设计规格间距。
6.如权利要求1所述的一种检测缺陷残留的测试结构，其特征在于，所述第一测试区中的各所述多晶硅条和各所述金属条均垂直于所述第二测试区中的各所述多晶硅条和各所述金属条。
【文档编号】H01L21/66GK104201171SQ201410440448
【公开日】2014年12月10日 申请日期:2014年9月1日 优先权日:2014年9月1日
【发明者】曹巍, 周柯 申请人:上海华力微电子有限公司