用于处理芯片的方法

用于处理芯片的方法
【专利摘要】提供了用于处理芯片的方法。该方法可包括：提供具有前侧和背侧的芯片；以及通过从芯片的前侧将孔形成到芯片中来在芯片的背侧上形成取向标记，所述孔形成取向标记。
【专利说明】用于处理芯片的方法

【技术领域】
[0001]各种实施例涉及用于处理芯片的方法。

【背景技术】
[0002]在芯片的各种制造过程期间，取向标记可能例如对使用用于在载体上进行定位的取向标记将单块化芯片放置在载体上是关键的。特别是，对于在任何处理步骤期间只有芯片的裸背侧是可见的情况，背侧具有取向标记对于随后的处理步骤可能是必要的。
[0003]非常小的芯片规模封装(CSP)的取向标记一般对于例如在具有小于1 mm2的产品尺寸的硅封装中的二极管和/或晶体管可能是有挑战性的，因为在这样的产品尺寸的情况下，单个晶片一般包含多于50，000和甚至高达600，000个单元。芯片规模封装(CSP)有或没有焊料隆起焊盘，其中到应用的互连由有或没有焊料沉积物的扁平焊料焊盘制造。目前，通常在各种制造过程期间通过两种公知的方法——激光背侧标记和背侧结构化——来提供芯片的取向标记。


【发明内容】

[0004]提供了用于处理芯片的方法。该方法可包括:提供具有前侧和背侧的芯片；以及通过从芯片的前侧将孔形成到芯片中来在芯片的背侧上形成取向标记，孔形成取向标记。

【专利附图】

【附图说明】
[0005]在附图中，相同的参考符号通常指的是遍及不同的视图的相同的部件。附图不一定是按比例的，相反通常将重点放在说明本发明的原理上。在下面的描述中，参考下面的附图描述了本发明的各种实施例，其中:
图1图示根据各种实施例的方法；
图2图示根据各种实施例的方法；
图3图示根据各种实施例的方法；
图4图示根据各种实施例的方法；
图5图示根据各种实施例的芯片布置的实施例的底视图；
图6图示根据各种实施例的芯片布置的在图5中所示的实施例的横截面视图；
图7图示根据各种实施例的芯片布置的实施例的底视图；
图8图示根据各种实施例的芯片布置的实施例的底视图；
图9图示根据各种实施例的芯片布置的各种实施例的顶视图；
图10图示根据各种实施例的芯片布置的实施例的顶视图；以及图11图示根据各种实施例的芯片布置的实施例的底视图。

【具体实施方式】
[0006]下面的详细描述指的是通过例证示出可实践本发明的特定细节和实施例的附图。
[0007]词“示例性”在本文用来意指“用作示例、实例或例证”。在本文被描述为“示例性”的任何实施例或设计不一定被理解为超过其它实施例或设计的优选的或有利的。
[0008]关于“在”侧面或表面“之上”形成的沉积的材料所使用的词“在…之上”在本文可用来意指沉积的材料可“直接在”暗指的侧面或表面上形成，例如与暗指的侧面或表面直接接触。关于“在”侧面或表面“之上”形成的沉积的材料所使用的词“在…之上”在本文可用来意指沉积的材料可“间接地在”暗指的侧面或表面上形成，其中一个或多个附加的层被布置在暗指的侧面或表面和沉积的材料之间。
[0009]各种实施例例证地组合蚀刻和/或等离子体蚀刻(也被称为等离子体切割)的工艺(以便通过例如蚀刻在单元之间的切缝来分离整个晶片的单元)以及在芯片区域内的蚀刻区域的附加的蚀刻和/或等离子体蚀刻工艺(以便在一个公共工艺中得到在每一个单元上的至少一个取向标记)。换句话说，可在一个公共工艺中执行芯片的切割和标记。
[0010]通过举例，可指示产品取向以在各种随后的工艺(例如粘胶带工艺)期间防止产品(例如单个芯片)的错误取向，以确保产品以正确的取向被放置到带式载体中。通常在芯片规模封装(CSP)的粘胶带工艺期间，封装必须被放置到具有将被制造有如所指的标准拾取和放置装备的面向下的焊盘侧的带式载体中，且因此一旦产品在常规工艺中被放置到带式载体中，就没有可见的产品取向标记。
[0011]图1示出根据各种实施例的用于处理芯片的方法100。用于处理芯片的方法100可包括在102中提供具有前侧和背侧的芯片以及在104中通过从芯片的前侧将孔形成到芯片中来在芯片的背侧上形成取向标记，其中孔可形成取向标记。
[0012]方法100还可包括:通过从芯片的前侧将孔形成到芯片中来在芯片的背侧上形成取向标记，其中孔可形成取向标记，且其中从芯片的前侧将孔形成到芯片中可包括从芯片的前侧开始将孔形成到芯片中。
[0013]芯片可以是裸芯片，其中芯片或裸芯片也可分别被称为管芯或裸管芯。在本文中，术语“裸芯片”或“裸管芯”分别指定可能还没有被封装的芯片和管芯。换句话说，裸芯片或裸管芯可以在本文中所公开的方法的处理期间被解除封装，其中这样的组装也可被称为芯片规模封装(CSP)。
[0014]在各种实施例中，可通过从芯片的前侧将一个或多个孔形成到芯片中来在(裸)芯片的背侧上形成取向标记，其中一个或多个孔可形成取向标记。通过举例，可通过从芯片的前侧将一个或多个孔(例如多个孔)形成到芯片中来在芯片的背侧上来形成取向标记，其中一个或多个孔(例如多个孔)可形成取向标记。
[0015]在各种实施例中，可通过从芯片的前侧将一个或多个孔形成到芯片中来在芯片的背侧上形成一个或多个取向标记，其中一个或多个孔可形成一个或多个取向标记。举例来说，可通过从芯片的前侧将一个或多个孔形成到芯片中来在芯片的背侧上形成一个或多个取向标记(例如多个取向标记)，其中一个或多个孔可形成一个或多个取向标记(例如多个取向标记)。
[0016]在各种实施例中，可通过从一个或多个芯片的前侧将一个或多个孔形成到一个或多个芯片中来在一个或多个芯片的背侧上形成一个或多个取向标记，其中一个或多个孔可形成一个或多个取向标记。举例来说，可通过从多个芯片中的一个或多个芯片的前侧将一个或多个孔形成到多个芯片中的一个或多个芯片中(例如多个芯片中的每一个芯片中)来在多个芯片中的一个或多个芯片的背侧上(例如在多个芯片中的每一个芯片的背侧上)形成一个或多个取向标记(例如多个取向标记)，其中一个或多个孔可形成一个或多个取向标记(例如多个取向标记)。
[0017]至少一个芯片可具有前侧、背侧和一个或多个侧壁，其中至少一个芯片的前侧面向第一方向，而至少一个芯片的背侧面向与第一方向相反的第二方向。至少一个芯片的前侧也可被称为芯片的顶侧或第一侧。前侧可以是至少一个芯片的一侧，一个或多个电子结构和/或一个或多个结构元件可通过一个或多个前面的工艺和/或可通过一个或多个随后的工艺在该侧上形成。至少一个芯片的背侧也可被称为底侧或第二侧。背侧可以是可基本上没有一个或多个电子结构或电子部件和/或结构元件的至少一个芯片的一侧。
[0018]至少一个芯片可具有覆盖区，其可以是几何形状的组中的至少一个，其中该组可包括正方形、矩形、圆形、三角形、六边形、多边形等，或可由其组成。
[0019]至少一个芯片可具有覆盖区，其中覆盖区可以是至少一个芯片的前侧和/或背侧的覆盖区，并可在从大约0.2 mm2到大约20 mm2的范围内，或可以在从大约0.01 mm2到大约10 mm2的范围内，或可以在从大约0.1 mm2到大约1 mm2的范围内，或可以在从大约0.1mm2到大约0.2 mm2的范围内，或可以在从大约0.01 mm2到大约0.1 mm2的范围内。
[0020]至少一个芯片的前侧可以是一个或多个电子结构和/或结构元件可通过一个或多个工艺，例如通过一个或多个前段制程(FE0L)工艺(例如层沉积、图案化、掺杂或热处理等)形成的那侧。至少一个电子结构和/或结构元件可以是或包括电子结构和/或结构元件的组中的至少一个，其中该组可包括二极管、晶体管、双极结晶体管、场效应晶体管、电阻器、电容器、电感器、晶闸管、功率晶体管、功率金属氧化物半导体(M0S)晶体管、功率双极晶体管、功率场效应晶体管、功率绝缘栅双极晶体管(IGBT)、M0S控制的晶闸管、硅控整流器、功率肖特基二极管、碳化硅二极管、氮化镓器件、ASIC、驱动器、控制器、低噪声放大器和/或传感器，或可由其组成。
[0021]至少一个芯片可包括晶片、晶片的一部分、衬底、衬底的一部分、载体、载体的一部分等中的至少一个。至少一个芯片还可包括经处理的晶片、经处理的衬底、经处理的载体等中的至少一个。
[0022]至少一个芯片的背侧至少可由一层或多层衬底材料形成，其中衬底材料可以是半导体衬底材料中的一种或多种半导体衬底材料，如将在下面描述的。在各种实施例中，背侧和前侧可由衬底材料形成，其中衬底材料可以是半导体材料中的一种或多种半导体材料，如将在下面描述的。此外，整个芯片可由衬底材料形成，其中衬底材料可以是半导体材料中的一种或多种半导体材料，如将在下面描述的。
[0023]至少一个芯片可由一个或多个衬底形成，其中一个或多个衬底可由一种或多种半导体衬底材料形成。至少一种半导体衬底材料可以是半导体材料的组中的至少一个，其中半导体材料的组可包括硅(Si )、碳化硅(SiC)、硅锗(SiGe )、锗(Ge )、α -锡(a -Sn)、硼(B)、硒(Se)、碲(Te)、硫(S)、磷化镓(GaP)、砷化镓(GaAs)、磷化铟(InP)、锑化铟(InSb)、砷化铟(InAs)、锑化镓(GaSb)、氮化镓(GaN)、氮化铝(A1N)、氮化铟(InN)、砷化铝镓(AlxGai_xAs)和/或氮化铟镓(InxGai_xN)，或可由其组成。而且，一个或多个半导体衬底的一种或多种材料可以是来自周期性系统的下列族的化合物半导体的组的一个或多个化合物半导体Il-v、I1-V1、1-VI1、IV-VI 和 / 或 V-VI。
[0024]至少一个芯片可具有厚度，其中该厚度可从芯片的前侧延伸到背侧。换句话说，至少一个芯片的厚度可在顶侧和底侧之间延伸。
[0025]可通过从至少一个芯片的前侧将至少一个孔蚀刻到芯片中来形成至少一个孔。
[0026]此外，可通过蚀刻和/或通过等离子体蚀刻来形成至少一个孔，其中可从至少一个芯片的前侧施加蚀刻和/或等离子体蚀刻。除了芯片内的至少一个孔以外，还可以在芯片的边缘处形成图案，如将在下面进一步更详细描述的。
[0027]至少一个孔可从至少一个芯片的背侧至少部分地延伸到前侧，并可至少基本上没有至少芯片材料和/或一个或多个电子结构和/或结构元件。
[0028]至少一个孔可具有几何主体形状的组中的至少一个的几何主体形状，其中该组可包括:长方体、圆柱体、立方体、棱柱体、抛物体等，或可由其组成。
[0029]形成至少一个取向标记的至少一个孔的覆盖区可被形成为具有几何形状的组中的至少一个，其可通过从至少一个芯片的前侧将至少一个孔形成到至少一个芯片中来在至少一个芯片的底侧上形成，其中该组可包括:圆形形状、三角形形状、四边形形状、矩形形状、多边形形状、字母形状、符号形状、数字形状等，或可由其组成。
[0030]至少一个孔可具有覆盖区。这个覆盖区可具有在从大约10 41112到大约10，000μ m2的范围内或例如在从大约20 μ m2到大约1，000 μ m2的范围内的面积。
[0031]至少一个孔可具有圆形覆盖区，其可具有例如在从大约2 μ m到大约100 μ m的范围内的直径。
[0032]形成至少一个取向标记的至少一个孔可位于至少一个芯片的前侧和/或背侧上的位置处，其可基本上没有一个或多个电子结构和/或结构元件，所述一个或多个电子结构和/或结构元件可由于一个或多个前面的工艺(例如一个或多个FE0L工艺)而存在，或可通过一个或多个随后的处理步骤(例如通过一个或多个后段制程(BE0L)工艺)而形成到至少一个芯片上。举例来说，通过从至少一个芯片的前侧将至少一个孔形成到至少一个芯片中来在至少一个芯片的背侧上形成的至少一个取向标记可在至少一个芯片的一个或多个边缘或边缘区域处形成到一个或多个角落或角落部分内，或形状可在至少一个芯片的边缘或至少一个芯片的前侧和/或背侧上的任何其它期望和/或合适的位置处被蚀刻。
[0033]图2示出根据各种实施例的用于处理芯片的方法200。用于处理芯片的方法200可包括在202中提供具有前侧和背侧的芯片以及在204中通过将至少从芯片的前侧延伸到芯片的背侧的凹槽形成到芯片中来在芯片的背侧上形成取向标记，其中凹槽可形成取向标记。
[0034]用于处理芯片的方法200还可包括:通过将至少从芯片的前侧延伸到芯片的背侧的凹槽形成到芯片中来在芯片的背侧上形成取向标记，并且其中凹槽可从芯片的前侧到芯片的背侧延伸到芯片中，且其中凹槽可沿着芯片的至少一个边缘从芯片的前侧形成到芯片中。
[0035]可通过蚀刻形成至少从芯片的前侧延伸到芯片的背侧的凹槽。可从芯片的前侧施加蚀刻。
[0036]此外，凹槽可至少从芯片的前侧延伸到芯片的背侧，并可通过蚀刻和/或等离子体蚀刻来形成。可从芯片的前侧施加蚀刻和/或等离子体蚀刻。
[0037]凹槽可基本上没有芯片材料，并可位于可基本上没有至少一个或多个电子结构和/或结构元件的芯片的前侧和/或背侧上的位置处，或形状可在至少一个芯片的边缘处被蚀刻。
[0038]至少一个芯片可以是关于制造、成分、所使用的材料、数量、尺寸(例如长度、宽度、厚度或高度)、体积和表面大小、覆盖区的形状和主体形状具有与根据上面讨论的方法100的至少一个芯片相似的性质的芯片。
[0039]至少一个取向标记可以是关于制造、数量、尺寸、体积和表面大小、覆盖区的形状、主体形状、取向和在至少一个芯片的至少前侧和/或背侧上的位置具有与根据上面讨论的方法100的至少一个取向标记相似的性质的取向标记。
[0040]根据各种实施例，一个或多个凹槽可以至少基本上没有至少芯片材料，并可位于可基本上没有一个或多个电子结构和/或结构元件的一个或多个芯片的前侧上和/或背侧上的位置处。
[0041]至少一个凹槽可被形成为具有几何主体形状的组中的至少一个的几何主体形状，其中该组可包括:长方体、圆柱体、立方体、棱柱体、抛物体等，或可由其组成。
[0042]至少一个凹槽的覆盖区可被形成为具有几何形状的组中的至少一个，其中该组可包括:圆形形状、三角形形状、四边形形状、矩形形状、六边形形状、多边形形状、字母形状、符号形状、数字形状等，或可由其组成。
[0043]至少一个凹槽可具有覆盖区，其中例如这个覆盖区可以在从大约10 ym2到大约10，000 μ m2的范围内或例如可在从大约20 μ m2到大约1，000 μ m2的范围内。
[0044]至少一个凹槽可具有圆形覆盖区，其中这个圆形覆盖区可具有直径。这个直径可在从大约2 μ m到大约100 μ m的范围内。
[0045]至少一个凹槽可位于可基本上没有一个或多个电子结构和/或结构元件的至少一个芯片的前侧和/或至少一个芯片的背侧上的位置处，所述一个或多个电子结构和/或结构元件可由于一个或多个前面的工艺(例如一个或多个FE0L工艺)而存在，或可通过任何随后的处理步骤(例如通过一个或多个后段制程(BE0L)工艺)在至少一个芯片上形成。举例来说，可在一个或多个边缘或边缘区域处或在至少一个芯片的前侧和/或背侧上的任何其它期望和/或合适的位置处形成在一个或多个角落或角落部分中的至少一个取向标记。
[0046]图3示出根据各种实施例的用于处理多个芯片的方法300。用于处理多个芯片的方法300可包括:
提供布置在公共载体上的多个芯片(在310中)；以及
通过从芯片的前侧将孔形成到芯片中来在多个芯片中的每一个芯片的背侧上形成取向标记，其中孔形成取向标记(在320中)。
[0047]用于处理多个芯片的方法300还包括:使多个芯片中的至少一个芯片与多个芯片中的其它芯片分离。
[0048]此外，可通过蚀刻工艺来执行至少一个芯片的分离。
[0049]而且，可从多个芯片中的至少一个芯片的前侧施加蚀刻工艺。
[0050]此外，可通过蚀刻工艺和/或等离子蚀刻工艺来执行至少一个芯片的分离。可在一个公共蚀刻工艺中执行该分离。可从至少一个芯片的前侧执行该分离。
[0051]多个芯片可被提供在公共载体上，其中多个芯片可具有与上面描述的至少一个芯片相似的性质。
[0052]在320中形成的至少一个孔以及至少一个取向标记可以是具有与上面描述的至少一个取向标记相似的性质的孔和取向标记。
[0053]根据各种实施例，可通过从每一个芯片的前侧将至少一个孔形成到多个芯片中的每一个芯片中来在多个芯片中的每一个芯片上的背侧上形成至少一个取向标记。
[0054]根据各种实施例，也可通过至少一个凹槽(例如如上所述的凹槽)来形成至少一个取向标记。
[0055]在310中的(公共)载体可具有至少前侧和背侧，其中载体的前侧面向第一方向，而载体的背侧面向与第一方向相反的第二方向。载体的前侧也可被称为载体的顶侧或第一侦牝且可以是芯片可被布置于其上的一侧。载体的背侧也可被称为载体的底侧或第二侧，其中背侧可以是基本上没有芯片的一侧。
[0056]在310中的载体可由例如可由根据方法100的上面讨论的半导体材料、箔和/或板等中的一个或多个所形成的晶片、经处理的晶片、衬底、经处理的衬底、半导体衬底或经处理的半导体衬底形成。
[0057]载体可由材料的组中的至少一个形成，其中该组可包括下列项或由下列项组成:如上面已根据方法100讨论的半导体材料中的一种或多种半导体材料、陶瓷材料、玻璃(例如块状玻璃载体晶片)、聚合物、有机聚合物、金属、金属合金等。
[0058]载体可被形成为具有形状的组中的至少一个形状，其中该组可包括:圆形、三角形、正方形、矩形、五边形、六边形、多边形等，或可由其组成。
[0059]载体在圆形覆盖区的情况下可具有直径，其可在从大约10 mm到600 mm的范围内，或可在从大约50 mm到大约450 mm的范围内，或可在从大约75 mm到大约300 mm的范围内，或可在从大约0.5 mm到大约20 mm的范围内。
[0060]载体可具有在载体的前侧和载体的背侧之间延伸的厚度，其可在从大约10 μ m到大约1 mm的范围内。
[0061]举例来说，布置在公共载体上的多个芯片可被布置在载体上的阵列结构中，例如在矩阵状布置中的行和列中。
[0062]图4示出根据各种实施例的用于处理多个芯片的方法400。用于处理多个芯片的方法400可包括:
提供布置在公共载体上的多个芯片(在410中)；以及
通过从芯片的前侧将孔形成到芯片中来在多个芯片中的每一个芯片的背侧上形成取向标记，其中孔在步骤(在420中)形成取向标记；以及
使多个芯片中的至少一个芯片与多个芯片中的其它芯片分离(在430中)；
其中该分离和孔的形成在一个公共蚀刻工艺中被执行(在440中)。
[0063]此外，用于处理多个芯片的方法400可被执行，使得多个芯片中的至少一个芯片的分离和孔的形成可在一个公共蚀刻工艺中和/或在一个公共等离子体蚀刻工艺中被执行。
[0064]可从多个芯片中的至少一个芯片的前侧施加公共蚀刻工艺和/或公共等离子体蚀刻工艺。
[0065]布置在公共载体上的多个芯片可被布置在载体上，该载体可以是如上面关于前面的图描述的载体。
[0066]布置在公共载体上的多个芯片可以是多个芯片，其中多个芯片中的至少一个芯片具有与如上所述的至少一个芯片相似的性质。至少一个取向标记可以是具有与如上所述的至少一个取向标记相似的性质的取向标记。此外，至少一个孔可以是具有与如上所述的至少一个孔相似的性质的孔。
[0067]根据各种实施例，可通过根据上面讨论的方法100从多个芯片中的每一个芯片的前侧将至少一个孔形成到多个芯片中的每一个芯片中和/或通过根据上面讨论的方法200将从多个芯片中的每一个芯片的前侧延伸到多个芯片中的每一个芯片的背侧的至少一个凹槽形成到多个芯片中的每一个芯片中来形成至少一个取向标记，其中至少一个孔和/或至少一个凹槽形成至少一个取向标记。
[0068]用于处理多个芯片的方法400还可包括使用至少一个取向标记将单片化的芯片放置在另外的载体上。
[0069]方法400还可包括使用至少一个取向标记将至少一个单片化的芯片放置在另外的载体上，该取向标记可通过从多个芯片中的每一个芯片的前侧将至少一个孔形成到芯片中和/或通过将从多个芯片中的每一个芯片的前侧延伸到多个芯片中的每一个芯片的背侧的至少一个凹槽形成到多个芯片中的每一个芯片中来在多个芯片中的每一个芯片的背侧上形成。
[0070]至少一个单片化的芯片可使用至少一个取向标记来被放置在另外的载体上，其中另外的载体可由例如可由根据方法100的上面讨论的半导体材料、箔和/或板中的一个或多个所形成的晶片、经处理的晶片、衬底、经处理的衬底、半导体衬底或经处理的半导体衬底形成。
[0071]另外的载体可由材料的组中的至少一个形成，其中该组可包括下列项或由下列项组成:如上面已根据方法100讨论的半导体材料中的一种或多种半导体材料、陶瓷材料、聚合物、有机聚合物、金属、金属合金等。
[0072]另外的载体可被形成为具有几何形状，其可以是几何形状的组中的至少一个，其中该组可包括:圆形、矩形、正方形、三角形、五边形、六边形、任意多边形等，或可由其组成。
[0073]图5示出将通过上面根据各种实施例的讨论的方法100、200、300或400中的至少一个处理的示例性芯片500的底视图。芯片500可具有形成至少一个取向标记510的至少一个孔，该取向标记510可通过从芯片500的前侧(其与背侧520相对)将至少一个孔形成到芯片500中来在芯片500的背侧520上形成，其中至少一个孔可形成至少一个取向标记510。
[0074]示例性芯片500和至少一个取向标记510可具有与根据上面讨论的方法100、200、300或400中的至少一个的至少一个芯片相似的性质。
[0075]此外，至少一个孔可以是具有与如上所述的至少一个孔相似的性质的孔。
[0076]将理解的是，虽然在图5中只示出单个示例性芯片500，但实施例不限于单个芯片500，而是也可包括多个芯片。
[0077]此外，虽然在图5中只示出一个单个取向标记510，但实施例不限于正好一个取向标记510,而是也可包括多个取向标记510。
[0078]图6示出根据各种实施例的如图5所示的芯片500的横截面视图。芯片500可具有形成至少一个取向标记510的至少一个孔510，所述取向标记510可通过从芯片500的前侧530将至少一个孔形成到芯片500中来在芯片500的背侧520上形成。
[0079]芯片500的前侧530可面向第一方向，而芯片500的背侧520可面向也可被称为第二方向的相反方向。
[0080]此外，至少一个孔510的形状(或取向)可以不限于90°直线。而且，至少一个孔510的侧壁角可被形成有倾斜角度，其中该角度可以在从大约85°到大约95°的范围内，例如在从大约87°到大约93°的范围内，例如在从大约75°到大约105°的范围内。此外，至少一个孔510的侧壁也可具有可由如上面讨论的孔形成工艺之一(诸如蚀刻和/或等离子体蚀刻)引起的外形(例如图案)。
[0081]芯片500可具有可从芯片500的前侧530延伸到背侧520的厚度t。
[0082]图7示出根据各种实施例的示例性芯片布置700的底视图，其中示例性芯片布置被描绘为示例性CSP。芯片布置700具有各种示例性取向标记510，其可根据上面讨论的方法100、200、300或400中的至少一个通过从芯片500的前侧530 (未示出)将至少一个孔形成到芯片500中来在芯片500的背侧520上形成。
[0083]此外，芯片布置700可包括一个或多个芯片500。芯片布置700可具有多个取向标记510，其可根据上面讨论的方法100、200、300或400中的至少一个通过从具有覆盖区的芯片500的前侧将至少一个孔510形成到芯片500中来在芯片500的背侧520上形成，所述覆盖区可以是例如圆形形状(例如在图7中的第一取向标记702)、二角形形状(例如在图7中的第二取向标记704)、四边形形状(例如在图7中的第三取向标记706)、L形状(例如在图7中的第四取向标记708)或十字形状(例如在图7中的第五取向标记710)。
[0084]虽然图7图示可以是圆形形状、三角形形状、四边形形状、L形状或十字形状、字母形状、符号形状、数字形状的各种取向标记510的示例性覆盖区，但它们不限于这些形状。也可提供取向标记的任何其它多边形形状的覆盖区。
[0085]图8不出根据各种实施例的芯片布置800的底视图，其中芯片布置800被不出为具有多个取向标记的示例性CSP，所述取向标记可通过将至少从芯片500的前侧延伸到背侧的至少一个凹槽形成到芯片500中来在芯片500的边缘上或在芯片500的背侧520上形成。
[0086]可根据上面讨论的方法100、200、300或400中的至少一个来形成一个或多个取向标记810。
[0087]多个取向标记810可具有各种覆盖区，其可以是例如三角形形状(例如在图8中的第一取向标记802和第二取向标记804)或四边形形状(例如在图8中的第三取向标记806)。
[0088]至少一个孔(其在其它实施例中可以是凹槽)可被形成为基本上没有芯片布置800的至少一个芯片500的芯片材料。
[0089]此外，芯片布置800可包括一个或多个芯片500。芯片布置800的至少一个芯片500可以是具有与如上所述的至少一个芯片相似的性质的芯片。
[0090]虽然图8图示可以是三角形形状或四边形形状的不同的取向标记802、804、806的各种覆盖区，将理解的是，在各种实施例中也可提供任何其它多边形形状的取向标记的覆盖区。
[0091]可通过将至少从芯片500的前侧延伸到芯片500的背侧520的孔(或凹槽)形成到芯片500中来在芯片500的背侧520上形成取向标记802、804、806，其中孔或凹槽可沿着芯片500的至少一个边缘形成。
[0092]图9示出根据各种实施例的各种示例性芯片布置900的顶视图，其中芯片布置900根据各种实施例被示出为具有对角焊盘角落的CSP。而且，如图9所示，对角焊盘角落可以至少基本上没有可布置在芯片500的前侧530的顶部上的至少一个电子结构950和/或任何结构元件950中的任一个。
[0093]芯片布置900可包括一个或多个芯片500。芯片布置900的芯片500可以是具有与如上所述的至少一个芯片相似的性质的芯片。
[0094]至少一个取向标记510可以是具有与如上所述的至少一个取向标记相似的性质的取向标记。
[0095]至少一个孔和/或凹槽可以是关于制造、数量、尺寸、体积和表面大小、覆盖区的形状、主体形状、取向和在至少一个芯片的至少前侧和/或背侧上的位置具有与根据上面讨论的方法100、200、300或400中的至少一个的至少一个孔和/或凹槽相似的性质的孔和
/或凹槽。
[0096]可根据上面讨论的方法100、200、300或400中的至少一个通过从示例性芯片布置900的示例性芯片500的前侧530将至少一个孔形成到示例性芯片500中和/或通过从示例性芯片布置900的示例性芯片500的前侧530到示例性芯片布置900的示例性芯片500的背侧将至少一个凹槽形成到示例性芯片布置900的示例性芯片500中来在示例性芯片500的背侧上形成示例性芯片布置900的示例性取向标记510。
[0097]图9所示的芯片布置900可具有在对角焊盘角落中的取向标记510的不同形状的区域，其可基本上没有至少一个电子结构950和/或至少一个结构元件950。举例来说，各种取向标记510可具有覆盖区，其可以是例如不同大小的圆形形状(例如第一取向标记902、904、906，其可具有不同的直径)、例如三角形形状(例如第二取向标记908)、例如带有圆角的矩形形状(例如第三取向标记910)、例如五边形形状(例如第四取向标记912)、例如六边形形状(例如第五取向标记914)、例如类十字形形状(例如第六取向标记916)、例如类T形形状(例如第七取向标记918)等。
[0098]虽然在图9中图示各种形状的取向标记902、904、906、908、910、912、914、916、918，但将理解的是，也可通过从芯片布置900的芯片500的前侧530将至少一个孔形成到芯片布置900的芯片500中和/或通过将至少从芯片500的前侧530延伸到芯片500的背侧的至少一个凹槽形成到芯片布置900的芯片500中来在芯片布置900的示例性芯片500的背侧上形成任何其它多边形形状的示例性取向标记902、904、906、908、910、912、914、916、918的覆盖区。
[0099]图10示出根据各种实施例的芯片布置1000的顶视图，其中芯片布置1000被示出为具有两个不同的取向标记1002、1004、带有一个对角焊盘角落的示例性CSP。而且，如图10所示，对角焊盘角落可基本上没有在芯片布置1000的芯片500的前侧530的顶部上的至少一个电子结构950和/或至少一个结构元件950。
[0100]虽然图10所示的两个取向标记1002、1004被示出为根据上面提到的方法100、200、300或400中的一个通过从芯片布置1000的芯片500的前侧将至少一个孔形成到芯片布置1000的芯片500中来在芯片布置1000的芯片500的背侧上形成，将理解的是，取向标记也可通过将至少从芯片布置的芯片500的前侧530延伸到芯片布置的芯片500的背侧的至少一个凹槽形成到这样的芯片布置的芯片500中来在这样的芯片布置的芯片的背侧上形成。
[0101]芯片布置1000的至少一个芯片500可以是具有与如上所述的至少一个芯片相似的性质的芯片500。形成到芯片布置1000的芯片500中的至少一个取向标记可以是具有与如上所述的至少一个取向标记相似的性质的取向标记。形成到芯片布置1000的芯片500中的至少一个孔可以是具有与如上所述的至少一个孔或凹槽相似的性质的孔或凹槽。
[0102]图10所示的芯片布置1000可具有不同形状的取向标记510的区域，例如，如在图10中的示例性芯片布置1000的右上角中例如在可基本上没有至少一个电子结构950和/或至少一个结构元件950的右上对角焊盘角落中所示的取向标记510的区域，和在焊盘结构950中的两个焊盘结构之间的在图10中的芯片布置1000的中下部中所示的其它取向标记510的区域。举例来说，在对角焊盘角落中的取向标记510可被形成为圆形形状取向标记510，且在两个焊盘结构之间的另一取向标记可被形成为A形形状取向标记510。可根据上面讨论的方法100、200、300或400中的至少一个形成这两种取向标记510。
[0103]虽然在图10中图示取向标记510的两个覆盖区形状，但将理解的是，示例性取向标记510的任何其它多边形形状的覆盖区可在示例性芯片布置1000的示例性芯片500的背侧上形成。
[0104]图11示出根据各种实施例的图10的芯片布置1000的底视图。
[0105]在各种实施例中，用于处理芯片的方法可包括:提供具有前侧和背侧的芯片；以及通过从芯片的前侧将孔形成到芯片中来在芯片的背侧上形成取向标记，其中孔形成取向
己 ο
[0106]在各种实施例中，可通过蚀刻来形成孔。
[0107]在各种实施例中，可通过等离子体蚀刻来形成孔。
[0108]在各种实施例中，从芯片的如侧将孔形成到芯片中可包括从芯片的如侧开始将孔形成到芯片中。
[0109]在各种实施例中，至少一个孔可被形成为具有几何主体形状的组中的至少一个的几何主体形状，该组由长方体、圆柱体、立方体、棱柱体和抛物体组成。
[0110]在各种实施例中，从芯片的前侧形成到芯片中的至少一个孔的覆盖区可以在从大约20 μ m2到大约10，000 μ m2的范围内。
[0111]在各种实施例中，用于处理芯片的方法可包括:提供具有前侧和背侧的芯片；以及通过将至少从芯片的前侧延伸到芯片的背侧的凹槽形成到芯片中来在芯片的背侧上形成取向标记，其中凹槽形成取向标记。
[0112]在各种实施例中，沿着芯片的至少一个边缘形成凹槽。
[0113]在各种实施例中，可通过蚀刻(例如通过等离子体蚀刻)来形成凹槽。
[0114]在各种实施例中，至少一个凹槽可被形成为具有几何主体形状的组中的至少一个的几何主体形状,该组由长方体、圆柱体、立方体、棱柱体和抛物体组成。
[0115]在各种实施例中，从芯片的前侧形成到芯片中的至少一个凹槽的覆盖区可以在从大约20 μ m2到大约10，000 μ m2的范围内。
[0116]在各种实施例中，从芯片的前侧形成到芯片中的至少一个孔的覆盖区可以在从大约20 μ m2到大约10，000 μ m2的范围内。
[0117]在各种实施例中，用于处理多个芯片的方法可包括:提供布置在公共载体上的多个芯片；以及通过从芯片的前侧将孔形成到芯片中来在多个芯片中的每一个芯片的背侧上形成取向标记，其中孔形成取向标记。
[0118]在各种实施例中，该方法还可包括:使多个芯片中的至少一个芯片与多个芯片中的其它芯片分离。
[0119]在各种实施例中，可通过蚀刻工艺来执行至少一个芯片的分离，其中可从芯片的前侧施加蚀刻工艺。
[0120]在各种实施例中，可通过蚀刻工艺来执行至少一个芯片的分离，其中蚀刻工艺可以是等离子体蚀刻工艺。
[0121]在各种实施例中，可在一个公共蚀刻工艺步骤中执行该分离和孔的形成。
[0122]在各种实施例中，该方法还可包括:使用取向标记将单片化的芯片放置在另外的载体上。
[0123]在各种实施例中，至少一个孔被形成为具有几何主体形状的组中的至少一个的几何主体形状,该组由长方体、圆柱体、立方体、棱柱体和抛物体组成。
[0124]在各种实施例中，从芯片的前侧形成到芯片中的至少一个孔的覆盖区可以在从大约20 μ m2到大约10，000 μ m2的范围内。
[0125]虽然已经参考特定的实施例特别示出和描述了本发明，但本领域中的技术人员应理解的是，而不脱离如所附权利要求限定的本发明的精神和范围的情况下，在形式和细节上的各种改变可在其中做出。本发明的范围因此由所附权利要求指示，且因此意在包括出现在权利要求的等同形式的意义和范围内的所有改变。
【权利要求】
1.一种用于处理芯片的方法，该方法包括: 提供具有前侧和背侧的芯片； 通过从所述芯片的所述前侧将孔形成到所述芯片中来在所述芯片的所述背侧上形成取向标记，所述孔形成所述取向标记。
2.权利要求1所述的方法， 其中通过蚀刻来形成所述孔。
3.权利要求2所述的方法， 其中通过等离子体蚀刻来形成所述孔。
4.权利要求1所述的方法， 其中从所述芯片的所述前侧将所述孔形成到所述芯片中包括从所述芯片的所述前侧开始将所述孔形成到所述芯片中。
5.权利要求1所述的方法， 其中所述至少一个孔被形成为具有几何主体形状的组中的至少一个的几何主体形状，所述组由下列项组成: 长方体； 圆柱体； 立方体； 棱柱体；以及 抛物体。
6.权利要求1所述的方法， 其中从所述芯片的所述前侧形成到所述芯片中的所述至少一个孔的覆盖区在从大约20 9 III2到大约10，000 9 02的范围内。
7.一种用于处理芯片的方法，所述方法包括: 提供具有前侧和背侧的芯片； 通过将至少从所述芯片的前侧延伸到所述芯片的所述背侧的凹槽形成到所述芯片中来在所述芯片的所述背侧上形成取向标记，所述凹槽形成所述取向标记。
8.权利要求7所述的方法， 其中所述凹槽沿着所述芯片的至少一个边缘从所述前侧被形成到所述芯片中。
9.权利要求7所述的方法， 其中通过蚀刻来形成所述凹槽。
10.权利要求9所述的方法， 其中通过等离子体蚀刻来形成所述凹槽。
11.权利要求7所述的方法， 其中所述至少一个凹槽被形成为具有几何主体形状的组中的至少一个的几何主体形状，所述组由下列项组成: 长方体； 圆柱体； 立方体； 棱柱体；以及 抛物体。
12.权利要求7所述的方法， 其中从所述芯片的所述前侧形成到所述芯片中的至少一个凹槽的覆盖区在从大约20μ m2到大约10，000 μ m2的范围内。
13.一种用于处理多个芯片的方法，所述方法包括: 提供布置在公共载体上的所述多个芯片；以及 通过从所述芯片的前侧将孔形成到所述芯片中来在所述多个芯片中的每一个芯片的背侧上形成取向标记，所述孔形成所述取向标记。
14.权利要求13所述的方法，还包括: 使所述多个芯片中的至少一个芯片与所述多个芯片中的其它芯片分离。
15.权利要求14所述的方法， 其中通过蚀刻工艺来执行所述至少一个芯片的分离。
16.权利要求15所述的方法， 其中从所述芯片的所述前侧施加所述蚀刻工艺。
17.权利要求15所述的方法， 其中蚀刻工艺是等离子体蚀刻工艺。
18.权利要求15所述的方法， 其中在一个公共蚀刻工艺步骤中执行所述分离和所述孔的形成。
19.权利要求14所述的方法，还包括: 使用所述取向标记将单片化的芯片放置在另外的载体上。
20.权利要求14所述的方法， 其中所述至少一个孔被形成为具有几何主体形状的组中的至少一个的几何主体形状，所述组由下列项组成: 长方体； 圆柱体； 立方体； 棱柱体；以及 抛物体。
21.权利要求14所述的方法， 其中从所述芯片的所述前侧形成到所述芯片中的所述至少一个孔的覆盖区在从大约.20 μ m2到大约10，000 μ m2的范围内。
【文档编号】H01L21/02GK104465317SQ201410480558
【公开日】2015年3月25日 申请日期:2014年9月19日 优先权日:2013年9月20日
【发明者】S.马滕斯, R.派希尔 申请人:英飞凌科技股份有限公司