一种能提高电隔离能力的脊波导芯片结构及制作方法
【专利摘要】本发明提供一种能提高电隔离能力的脊波导芯片结构，包括在N型衬底上顺序层叠的N型缓冲层、N型下限制层、下波导层、有源层、上波导层、P型上限制层、P型高掺杂层和N型隔离层，所述N型隔离层和P型高掺杂层上设有电流注入窗口，所述电流注入窗口设有在所述P型高掺杂层和P型上限制层中行进的脊波导，所述脊波导包括脊形台面和沟槽，所述有源层的发光窗口位于所述电流注入窗口下，除所述电流注入窗口下的有源层发光窗口对应的脊形台面外，剩余面均设有SiO2隔离膜。本发明还提供一种前述脊波导芯片结构的制作方法。本发明能有效改善芯片的电流限制能力，增强器件的电隔离能力，同时减少SiO2隔离膜的厚度，降低后工序的工艺难度。
【专利说明】一种能提高电隔离能力的脊波导芯片结构及制作方法
【技术领域】
[0001]本发明属于脊波导芯片领域，具体涉及一种能提高电隔离能力的脊波导芯片结构及制作方法。
【背景技术】
[0002]在超福射发光二极管(super luminescent d1de, SLD)等半导体光源芯片的结构设计和制作工艺中，电隔离非常重要，其可以降低电流泄漏等非辐射复合电流，提高器件的光电参数和可靠性。脊波导结构芯片的优点是可采用一次外延完成芯片外延层生长，工艺技术相对容易，也适用于批量生产，因此广泛采用。在脊波导结构芯片中，它的电隔离与通常的半导体工艺的电隔离相同，采用S12薄膜或S12与SiNx的复合膜。电隔离薄膜的厚度与制作工艺有关，在国外，其厚度通常在400?500纳米；而在国内，为了达到比较满足的电隔离效果，其厚度通常在600?700纳米。
[0003]但是，本发明的发明人经过研究发现，现有采用S12薄膜作为电隔离膜，会存在以下问题:I) S12薄膜厚度较大(600?700纳米)时，会加大芯片解理工序的难度，需要增大划片压力等参数；2)芯片解理增大划片压力时，金刚刀划片处会存在一定的机械损伤(损伤处离有源层有足够的距离，通常情况下，不会影响芯片的参数和可靠性)，可能会导致损伤处出现电隔离膜与芯片分离的现象，使芯片局部表面裸露。因此一般情况下，脊波导结构的LD(半导体激光器)或SLD等光源芯片均采用正装焊方式，以此避免采用倒装焊方式时芯片裸露处会出现短路而失效的现象发生，因而不能满足更多客户的应用需求(如采用倒装焊方式)。
【发明内容】
[0004]针对现有脊波导结构芯片中，采用S12薄膜作为电隔离膜时，由于S12薄膜的厚度较大，会加大芯片解理工序的难度，需要增大划片压力等参数；同时芯片解理增大划片压力时，金刚刀划片处会存在一定的机械损伤，可能会导致损伤处出现电隔离膜与芯片分离的现象，使芯片局部表面裸露出现短路失效的技术问题，本发明提供一种能提高电隔离能力的脊波导芯片结构。
[0005]为了实现上述目的，本发明采用如下技术方案:
[0006]一种能提高电隔离能力的脊波导芯片结构，包括在N型衬底上顺序层叠的N型缓冲层、N型下限制层、下波导层、有源层、上波导层、P型上限制层、P型高掺杂层和N型隔离层，所述N型隔离层和P型高掺杂层上设有电流注入窗口，所述电流注入窗口设有在所述P型高掺杂层和P型上限制层中行进的脊波导，所述脊波导包括脊形台面和沟槽，所述有源层的发光窗口位于所述电流注入窗口下，除所述电流注入窗口下的有源层发光窗口对应的脊形台面外，剩余面均设有S12隔离膜。
[0007]进一步，所述S12隔离膜的厚度为350-450纳米，N型隔离层的厚度为90-110纳米，P型高掺杂层的厚度为290-310纳米，P型上限制层的厚度为1140-1160纳米。
[0008]进一步，所述电流注入窗口的深度为200-300纳米。
[0009]本发明提供的能提高电隔离能力的脊波导芯片结构中，在所述P型高掺杂层上生长有N型隔离层，因而在芯片表面非电流注入区有一个反向偏置的PN结，与所述Si02隔离膜共同起电隔离作用，可以有效改善芯片的电流限制能力，增强器件的电隔离能力，同时所述N型隔离层的设置有助于减少Si02隔离膜的厚度，因而降低了后工序如解理、烧焊等由于Si02隔离膜厚度较大带来的工艺难度，进而可以根据应用要求，采用正装焊(P面朝上)或倒装焊(P面朝下)的烧焊方式，均可获得较高的成品率。
[0010]本发明还提供一种能提高电隔离能力的脊波导芯片结构的制作方法，包括以下步骤:
[0011]S1、采用M0CVD工艺，在所述N型衬底上一次顺序生长N型缓冲层、N型下限制层、下波导层、有源层、上波导层、P型上限制层、P型高掺杂层和N型隔离层；
[0012]S2、在所述N型隔离层和P型高掺杂层上形成电流注入窗口 ；
[0013]S3、在所述电流注入窗口形成在所述P型高掺杂层和P型上限制层中行进的脊波导，所述脊波导包括脊形台面和沟槽；
[0014]S4、在除所述电流注入窗口下的有源层发光窗口对应的脊形台面外，剩余面上形成Si02隔尚膜。
[0015]进一步，其中形成所述电流注入窗口和脊波导包括通过刻蚀形成。
[0016]进一步，所述电流注入窗口具体包括通过ICP刻蚀形成，其刻蚀形成的所述电流注入窗口深度为200-300纳米。
[0017]进一步，用于刻蚀形成所述电流注入窗口的光刻单元板的长度和宽度，均比形成所述电流注入窗口的长度和宽度多17-23微米。
[0018]本发明提供的能提高电隔离能力的脊波导芯片结构的制作方法中，所述芯片结构采用M0CVD工艺一次生长完成，在所述P型高掺杂层上形成N型隔离层，因而在芯片表面非电流注入区有一个反向偏置的PN结，与所述Si02隔离膜共同起电隔离作用，可以有效改善芯片的电流限制能力，增强器件的电隔离能力，同时所述N型隔离层的设置有助于减少Si02隔离膜的厚度，因而降低了后工序如解理、烧焊等由于Si02隔离膜厚度较大带来的工艺难度，进而可以根据应用要求，采用正装焊(P面朝上)或倒装焊(P面朝下)的烧焊方式，均可获得大于95%的成品率；采用同样的规范对器件进行了考核，筛选成品率均大于85%，满足要求。
【专利附图】
【附图说明】
[0019]图1是本发明实施例提供的具有反向偏置PN结的芯片结构示意图。
[0020]图2是本发明实施例提供的刻蚀出电流注入窗口的芯片结构示意图。
[0021]图3是本发明实施例提供的刻蚀出脊波导结构的芯片结构示意图。
[0022]图4是本发明实施例提供的用于刻蚀形成电流注入窗口的光刻板结构示意图(局部)。
[0023]图5是本发明实施例提供的具有反向偏置PN结的SLD管芯结构不意图。
[0024]图中，1、脊波导芯片结构;101、N型衬底;102、N型缓冲层;103、N型下限制层；104、下波导层；105、有源层；106、上波导层;107、P型上限制层;108、P型高掺杂层;109、N型隔离层；110、Si02隔离膜；111、P面金属层；112、N面金属层；11、电流注入窗口 ；12、脊波导；121、脊形台面；122、沟槽；2、光刻板；21、光刻单元板。
【具体实施方式】
[0025]为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
[0026]在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“深度”、“上”、“下”、“外”
等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
[0027]请参考图5所示，一种能提高电隔离能力的脊波导芯片结构1，包括在N型衬底101上顺序层叠的N型缓冲层102、N型下限制层103、下波导层104、有源层105、上波导层106、P型上限制层107、P型高掺杂层108和N型隔离层109，所述N型隔离层109和P型高掺杂层108上设有电流注入窗口 11，所述电流注入窗口 11设有在所述P型高掺杂层108和P型上限制层107中行进的脊波导12，所述脊波导12包括脊形台面121和沟槽122，所述有源层105的发光窗口 D位于所述电流注入窗口 11下，除所述电流注入窗口 11下的有源层发光窗口 D对应的脊形台面121外，剩余面均设有S12隔离膜110。
[0028]本发明提供的能提高电隔离能力的脊波导芯片结构中，在所述P型高掺杂层上生长有N型隔离层，因而在芯片表面非电流注入区有一个反向偏置的PN结，与所述S12隔离膜共同起电隔离作用，可以有效改善芯片的电流限制能力，增强器件的电隔离能力，同时所述N型隔离层的设置有助于减少S12隔离膜的厚度，因而降低了后工序如解理、烧焊等由于S12隔离膜厚度较大带来的工艺难度，进而可以根据应用要求，采用正装焊(P面朝上)或倒装焊(P面朝下)的烧焊方式，均可获得较高的成品率。
[0029]作为具体实施例,请参考图5所示,所述N型隔离层109和P型高掺杂层108上设有电流注入窗口 11，即在所述N型隔离层109和P型高掺杂层108上设有一个凹槽，所述凹槽的底部终止于所述P型高掺杂层108，即所述电流注入窗口 11的底部位于所述P型高掺杂层108上；在所述电流注入窗口 108下，设有在所述P型高掺杂层108和P型上限制层107中行进的脊波导12，即在所述电流注入窗口 11下方，在所述P型高掺杂层108和P型上限制层107中设有脊波导结构，所述脊波导12包括脊形台面121和沟槽122，所述沟槽122沿着所述P型高掺杂层108和P型上限制层107行进，且所述沟槽122的底部终止于所述上波导层106表面；所述有源层105的发光窗口 D位于所述电流注入窗口 11下，即所述有源区发光窗口被所述电流注入窗口 11覆盖；除所述电流注入窗口 11下的有源层发光窗口对应的脊形台面121夕卜，剩余面均设有S12隔离膜110，以此便于通过有源区电流注入窗口有效注入电流至所述有源层105，输出功率。具体在图5中，除所述有源区电流注入窗口 11表面区域A外，在所述N型隔离层109的表面区域B，所述脊波导12的沟槽底部和侧面区域C，以及连接所述N型隔离层109表面和所述脊波导沟槽侧面的电流注入窗口表面区域，均设有S12隔离膜110，从而形成在所述N型隔离层109表面(B区域)由反向PN结和S12隔离膜110共同起电隔离作用，在除所述N型隔离层109表面之外的其它区域(包括脊波导的沟槽底部和侧面，以及连接所述N型隔离层表面和所述脊波导沟槽侧面的电流注入窗口表面)由S12隔离膜110起电隔离作用，因而可以有效避免芯片解理等边缘损伤对电隔离的影响。
[0030]作为优选实施例，所述S12隔离膜110的厚度为350-450纳米，N型隔离层109的厚度为90-110纳米，P型高掺杂层108的厚度为290-310纳米，P型上限制层107的厚度为1140-1160纳米。在本实施例中，由于在所述P型高掺杂层108上设置了 N型隔离层109，为了保证整个芯片结构的厚度基本不变，因此将所述S12隔离膜110和P型上限制层107的厚度进行了减少处理，同时将所述P型高掺杂层108的厚度进行了增加处理；采用前述的参数配置，可以进一步有效提高脊波导芯片结构的电隔离效果，降低解理等后工序的难度。
[0031]作为优选实施例，所述电流注入窗口 11的深度为200-300纳米，从而让所述P型高掺杂层108能够充分裸露，确保P面欧姆接触的制作质量。
[0032]本发明还提供一种能提高电隔离能力的脊波导芯片结构的制作方法，包括以下步骤:
[0033]S1、采用MOCVD工艺，在所述N型衬底上一次顺序生长N型缓冲层、N型下限制层、下波导层、有源层、上波导层、P型上限制层、P型高掺杂层和N型隔离层；
[0034]S2、在所述N型隔离层和P型高掺杂层上形成电流注入窗口 ；
[0035]S3、在所述电流注入窗口形成在所述P型高掺杂层和P型上限制层中行进的脊波导，所述脊波导包括脊形台面和沟槽；
[0036]S4、在除所述电流注入窗口下的有源层发光窗口对应的脊形台面外，剩余面上形成S12隔尚膜。
[0037]本发明提供的能提高电隔离能力的脊波导芯片结构的制作方法中，所述芯片结构采用MOCVD工艺一次生长完成，在所述P型高掺杂层上形成N型隔离层，因而在芯片表面非电流注入区有一个反向偏置的PN结，与所述S12隔离膜共同起电隔离作用，可以有效改善芯片的电流限制能力，增强器件的电隔离能力，同时所述N型隔离层的设置有助于减少S12隔离膜的厚度，因而降低了后工序如解理、烧焊等由于S12隔离膜厚度较大带来的工艺难度，进而可以根据应用要求，采用正装焊(P面朝上)或倒装焊(P面朝下)的烧焊方式，均可获得大于95%的成品率；采用同样的规范对器件进行了考核，筛选成品率均大于85%，满足要求。
[0038]作为具体实施例，现将以850纳米SLD芯片结构的制作方法为例进行详细说明:
[0039]步骤SI,请参考图1 所不，米用 MOCVD(Metal-organic Chemical VaporDeposit1n,金属有机化合物化学气相沉淀)工艺，在所述N型衬底101上一次顺序生长N型缓冲层102、N型下限制层103、下波导层104、有源层105、上波导层106、P型上限制层107,P型高掺杂层108和N型隔离层109，由此在芯片的表面有一个反向偏置的PN结，它具有单向导电的功能，该PN结构是材料生长时制作的，因此在芯片解理的划片处，不会出现N型隔离层109与P型高掺杂层108分离，使P型高掺杂108层裸露的情况出现，可明显增强SLD芯片的电隔尚能力；
[0040]步骤S2，请参考图2所示，为达到电流注入的要求，在所述N型隔离层109和P型高掺杂层108上形成电流注入窗口 11，所述电流注入窗口 11形成在有源区上方；作为一种实施方式，所述电流注入窗口 11通过蚀刻形成，具体包括通过ICP(Inductively CoupledPlasma，感应耦合等离子体刻蚀)刻蚀形成，其刻蚀形成的所述电流注入窗口 11深度为200-300纳米，从而让所述P型高掺杂层108能够充分裸露，确保P面欧姆接触的制作质量；[0041 ] 步骤S3，请参考图3所示，在所述电流注入窗口 11下方，形成在所述P型高掺杂层108和P型上限制层107中行进的脊波导12，所述脊波导12包括脊形台面121和沟槽122，并保证有源区完全在所述电流注入窗口 11内，具体所述有源区位于所述电流注入窗口 11下的脊形台面121下的D区，即被所述脊形台面121覆盖，不至于影响SLD芯片的几何尺寸；作为一种实施方式，形成所述脊波导12通过刻蚀形成，具体地，请参考图4所示，该图表示的是用于刻蚀形成所述电流注入窗口 11的光刻板结构，所述光刻板2上设有多个用于刻蚀形成电流注入窗口的光刻单元板21，每个光刻单元板21对于一个芯片单元，每个光刻单元板21的长度L和宽度W，均比形成所述电流注入窗口 11的长度和宽度多17-23微米，由此可以将有源脊形台面及沟槽有效控制在所述电流注入窗口之内；
[0042]步骤S4，请参考图5所示，在除所述电流注入窗口 11下的有源层发光窗口 D对应的脊形台面121外，剩余面上形成S12隔离膜110 ;具体在图5中，除所述有源区电流注入窗口 11表面区域A外，在所述N型隔离层109的表面区域B，所述脊波导的沟槽底部和侧面区域C，以及连接所述N型隔离层109表面和所述脊波导沟槽侧面的电流注入窗口表面，均设有S12隔离膜110，从而形成在所述N型隔离层表面(B区域)由反向PN结和S12隔离膜110共同起电隔离作用，在除所述N型隔离层表面之外的其它区域(包括脊波导的沟槽底部和侧面，以及连接所述N型隔离层表面和所述脊波导沟槽侧面的电流注入窗口表面)由S12隔离膜110起电隔离作用，因而可以有效避免芯片解理等边缘损伤对电隔离的影响；同时，所述N型隔离层109表面(B区域)的S12隔离膜，比所述沟槽内等表面的S12隔离膜高，因而可以有效保护所述沟槽内的S12隔离膜，不影响其电隔离性能，有效增强了器件的电隔离能力。
[0043]在完成前述制作步骤的基础上，再在所述N型隔离层109表面的S12隔离膜110上制作P面金属层111，在所述N型衬底101下表面制作N面金属层112等一列后续与传统工艺相同的制作步骤，即可实现成品器件的制备。
[0044]以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的【技术领域】，均同理在本发明的专利保护范围之内。
【权利要求】
1.一种能提高电隔离能力的脊波导芯片结构，其特征在于，包括在N型衬底上顺序层叠的N型缓冲层、N型下限制层、下波导层、有源层、上波导层、P型上限制层、P型高掺杂层和N型隔离层，所述N型隔离层和P型高掺杂层上设有电流注入窗口，所述电流注入窗口设有在所述P型高掺杂层和P型上限制层中行进的脊波导，所述脊波导包括脊形台面和沟槽，所述有源层的发光窗口位于所述电流注入窗口下，除所述电流注入窗口下的有源层发光窗口对应的脊形台面外，剩余面均设有S12隔离膜。
2.根据权利要求1所述的能提高电隔离能力的脊波导芯片结构，其特征在于，所述S12隔离膜的厚度为350-450纳米，N型隔离层的厚度为90-110纳米，P型高掺杂层的厚度为290-310纳米，P型上限制层的厚度为1140-1160纳米。
3.根据权利要求1所述的能提高电隔离能力的脊波导芯片结构，其特征在于，所述电流注入窗口的深度为200-300纳米。
4.一种根据权利要求1所述的能提高电隔离能力的脊波导芯片结构的制作方法，其特征在于，包括以下步骤: 51、采用MOCVD工艺，在所述N型衬底上一次顺序生长N型缓冲层、N型下限制层、下波导层、有源层、上波导层、P型上限制层、P型高掺杂层和N型隔离层； 52、在所述N型隔离层和P型高掺杂层上形成电流注入窗口； 53、在所述电流注入窗口形成在所述P型高掺杂层和P型上限制层中行进的脊波导，所述脊波导包括脊形台面和沟槽； 54、在除所述电流注入窗口下的有源层发光窗口对应的脊形台面外，剩余面上形成S12隔尚月旲。
5.根据权利要求4所述的能提高电隔离能力的脊波导芯片结构的制作方法，其特征在于，其中形成所述电流注入窗口和脊波导包括通过刻蚀形成。
6.根据权利要求5所述的能提高电隔离能力的脊波导芯片结构的制作方法，其特征在于，所述电流注入窗口具体包括通过ICP刻蚀形成，其刻蚀形成的所述电流注入窗口深度为200-300纳米。
7.根据权利要求5所述的能提高电隔离能力的脊波导芯片结构的制作方法，其特征在于，用于刻蚀形成所述电流注入窗口的光刻单元板的长度和宽度，均比形成所述电流注入窗口的长度和宽度多17-23微米。
【文档编号】H01S5/32GK104242056SQ201410531269
【公开日】2014年12月24日 申请日期:2014年10月10日 优先权日:2014年10月10日
【发明者】唐祖荣, 周勇, 陈文胜, 段利华, 吴天伟, 田坤 申请人:中国电子科技集团公司第四十四研究所