硅基脊型波导调制器及其制造方法
【专利说明】硅基脊型波导调制器及其制造方法
[0001 ]相关专利申请的交叉参考
[0002]本发明是美国专利申请号为61/998,504，申请日为2014年6月30日的非临时专利申请，并要求其优先权，此处其整体被引入用于参考。
技术领域
[0003]本发明涉及光电器件，尤其涉及硅基脊型波导调制器及其制造方法。
【背景技术】
[0004]近年来，由于硅基调制器具有易集成、低功耗、CMOS工艺兼容性及相对更小尺寸的特性而引起大量关注。这些优势是减少用于长距离和地铁通信的光收发器模块的封装和功耗的关键。在一种方法中，基于光电效应的基于M0S结构娃基调制器的娃基调制器可实现尚速调制。有源区可具有500um长度，相较于现有的铌酸锂(LiNb03)马赫-曾德调制器有点小。同时，驱动电压峰峰值可小至1.2V，呈现9dB的消光比。
[0005]然而，在CMOS工艺中，多晶硅层用作光波导的栅极层，由于晶粒边界的吸收和散射损耗产生高的传输损耗，导致高的插入损耗。同时，100G长距离相干传输对调制器消光比性能具有很高的要求，因此，M0S结构硅基调制器的长度必须延长，以获得高消光比。这是因为考虑到在更高电压下氧化层击穿的风险，更高的驱动电压是不可行的方法。
【发明内容】
[0006]以下概述仅为说明的目的，而决非旨在进行限定。即，以下概述用以介绍本文中所描述的新颖且非显而易见的技术的概念、特点、益处和优点。在下面的详细说明中进一步地介绍了特选的实施方式。因此，以下概述不是旨在识别所要求保护主题的重要特征，也不是旨在用于确定所要求保护主题的范围。
[0007]本发明提供一种新颖的脊型波导M0S结构调制器及其相应的独特制造方法。本发明的实施例减少光损耗并允许调制器的长度延长，以获得更高的消光比。
[0008]在一个方面，光电器件可包括硅基脊型波导调制器。硅基脊型波导调制器可以包括:第一顶部硅层，第二顶部硅层，设置在第一顶部硅层和第二顶部硅层之间的薄栅介质层，形成在第二顶部硅层上的脊型波导，形成在第一顶部硅层上的第一电触头，和形成第二顶部硅层上的第二电触头。第一顶部硅层可包括至少部分地掺杂有第一导电类型的掺杂剂的第一掺杂区。第二顶部硅层可包括至少部分地掺杂有第二导电类型的掺杂剂的第二掺杂区。第二顶部硅层的第二掺杂区可以至少部分地在第一顶部硅层的第一掺杂区域的正上方。薄栅介质层可以包括与第一顶部硅层接触的第一侧和与第二顶部硅层接触的第二侧。当电信号施加到所述第一和第二电触头时，自由载流子同时在所述薄栅介质层的第一和第二侧上的所述第一顶部硅层和所述第二顶部硅层内积累、耗尽或反向，且约束光场的所述脊型波导的折射率被调制。
[0009]在一个方面，一种光电器件的制造方法包括以下多个操作步骤，其包括但不限于:形成第一 SOI晶片，其包括第一硅衬底、第一 BOX层和形成于所述第一 BOX层上方的第一顶部硅层;执行第一离子注入工艺，以在所述第一顶部硅层中形成第一掺杂区，所述第一掺杂区可至少部分地用第一导电型掺杂剂进行掺杂;执行第一热处理工艺，以在所述第一顶部硅层上方形成第一薄介质层；制备包括第二硅衬底的第二SOI晶片、第二BOX层和形成于所述第二 BOX层上方的第二顶部硅层;执行晶圆键合工艺，以便随着所述第二顶部硅层面对面地与所述薄介质层键合，将所述第一 SOI晶片和所述第二 SOI晶片结合;执行研磨工艺和第一干法刻蚀工艺，以去除所述第二 SOI晶片的所述第二硅衬底，将所述第二 BOX层用作所述第一干法刻蚀工艺的阻挡层;执行第二干法刻蚀工艺，以去除所述第二 BOX层，将所述第二顶部硅层用作所述第二干法刻蚀工艺的阻挡层;执行第二离子注入工艺，以在所述第二顶部硅层中形成第二掺杂区，所述第二掺杂区至少部分地用第二导电型掺杂剂进行掺杂;执行第三干法刻蚀工艺，以在所述第二顶部硅层上形成脊型波导；和执行钝化工艺和金属化工艺，以在所述第一顶部硅层上形成第一电触头和在所述第二顶部硅层上形成第二电触头。
[0010]在一个方面，一种光电器件的制造方法可以包括以下多个操作步骤，包括但不限于:制备包括第一硅衬底的第一 SOI晶片、第一 BOX层和形成于所述第一 BOX层上方的第一顶部硅层;执行第一热处理工艺，以在所述第一顶部硅层上方形成第一薄介质层；制备具有第二硅衬底的第二 SOI晶片、第二 BOX层和形成于所述第二 BOX层上方的第二顶部硅层;执行晶圆键合工艺，以便随着所述第二顶部硅层面对面地与所述薄介质层键合，将所述第一 SOI晶片和第二 SOI晶片结合;执行研磨工艺和第一干法刻蚀工艺，以去除所述第二 SOI晶片的所述第二硅衬底，将所述第二 BOX层用作所述第一干法刻蚀工艺的阻挡层;执行第二干法刻蚀工艺，以去除所述第二 BOX层，将所述第二顶部硅层用作所述第二干法刻蚀工艺的阻挡层；执行第三干法刻蚀工艺，以在所述第二顶部硅层上形成脊型波导，其中所述第二顶部硅层的窗口区向下蚀刻到所述薄介质层;执行第一离子注入工艺，以通过所述窗口区将第一型掺杂剂注入所述第一顶部硅层;执行第三热处理工艺，以引起所述第一型掺杂剂的横向扩散，在所述第一顶部硅层中形成第一导电型区;执行第二离子注入工艺，以便用第二型掺杂剂在所述第二顶部硅层中形成第二导电型区；和执行钝化工艺和金属化工艺，以在所述第一顶部硅层上形成第一电触头和在所述第二顶部硅层上形成第二电触头。
[0011]在一个方面，光电器件可包括硅基脊型波导调制器。所述硅基脊型波导调制器包括:第一顶部硅区、厚介质层、第二顶部硅区、薄栅介质层、形成于第二顶部硅区上的脊型波导、形成在第一顶部硅层上的第一电触头、和形成在第二顶部硅区上的第二电触头。所述第一顶部硅区至少部分地掺杂，以呈现第一型导电性。所述厚介质层具有与所述第一顶部硅区的厚度近似相同的厚度。所述厚介质层充满所述第一顶部硅区平面的空间。第二顶部硅区至少部分地掺杂，以呈现第二型导电性。所述第二顶部硅区至少部分在所述第一顶部硅区的正上方。所述薄栅介质层设于所述第一顶部硅区和所述第二顶部硅区之间，包括与所述第一顶部硅区接触的第一侧和与所述第二顶部硅区接触的第二侧。当电信号施加到所述第一和第二电触头时，自由载流子同时在所述薄栅介质层的第一和第二侧上的第一顶部硅区和第二顶部硅区内积累、耗尽或反向，且约束光场的所述脊型波导的折射率被调制。
[0012]在一个方面，一种光电器件的制造方法可以包括以下多个操作步骤，包括但不限于:制备第一S0I晶片，其包括第一硅衬底、第一埋氧层(BOX)和形成于所述第一BOX层上方的第一顶部硅层;执行第一离子注入工艺，以在所述第一顶部硅层中形成第一掺杂区，所述第一掺杂区至少部分地掺杂，以呈现第一型导电性;执行第一干法刻蚀工艺，以将所述第一顶部硅层的部分向下蚀刻到所述第一BOX层，以形成第一顶部硅区，所述第一掺杂区的至少部分被保留；执行厚介质沉积工艺，以形成厚介质层，所述厚介质层具有完全覆盖所述第一顶部硅区的足够厚度;执行化学机械抛光工艺，以使所述厚介质层平面化，去除所述厚介质层位于所述第一顶部硅区上方的部分;执行第一热处理工艺，以在所述第一顶部硅区上方形成第一薄介质层；制备第二SOI晶片，其包括第二硅衬底、第二BOX层和形成于所述第二BOX层上方的第二顶部硅区；执行晶圆键合工艺，以便随着所述第二顶部硅区面对面地与所述薄介质层键合，将所述第一 SOI晶片和所述第二 SOI晶片结合;执行研磨工艺和第二干法刻蚀工艺，以去除所述第二 SOI晶片的第二硅衬底，将所述第二 BOX层用作所述第二干法刻蚀工艺的阻挡层;执行第三干法刻蚀工艺，以去除所述第二 BOX层，将所述第二顶部硅区用作所述第三干法刻蚀工艺的阻挡层;执行第二离子注入工艺，以在所述第二顶部硅区中形成第二掺杂区，所述第二掺杂区至少部分地掺杂，以呈现第二型导电性，所述第二掺杂区至少部分地位于所述第一掺杂区的正上方;执行第四干法刻蚀工艺，以在所述第二顶部硅区上形成脊型波导；和执行钝化工艺和金属化工艺，以在所述第一顶部硅区上形成第一电触头和在所述第二顶部硅区上形成第二电触头。
[0013]在一个方面，一种马赫-曾德干涉仪包括:输入光波导分路器和输出光波导合路器。所述输入光波导分路器包括第一臂、第二臂和光学耦合到平行设置的所述第一臂和第二臂的输入波导部件。所述输出光波导合路器包括光学親合到所述输入光波导分路器的所述第一臂和第二臂的输出波导部件。所述输入光波导分路器的所述第一臂包括第一光电相位调制器。所述第一光电相位调制器包括:第一顶部硅层、第二顶部硅层、设于所述第一顶部硅层和所述第二顶部硅层之间的薄栅介质层、形成于所述第二顶部硅层上的脊型波导、形成于所述第一顶部硅层上的第一电触头、形成于所述第二顶部硅层上的第二电触头。所述第一顶部硅层至少部分地掺杂，以呈现第一型导电性。所述第二顶部硅层至少部分地掺杂，以呈现第二型导电性。所述第二顶部硅层的掺杂区的至少部分在所述第一顶部硅层的掺杂区正上方。当电信号施加到所述第一和第二电触头时，自由载流子同时在所述薄栅介质层的第一和第二侧上的所述第一顶部硅层和所述第二顶部硅层内积累、耗尽或反