用于串扰控制的非连续层高频RJ45插头的制作方法

相关专利的相互参照

本申请涉及2014年9月30日提交的题为“一种用于串扰控制的非连续接地层的高频rj45插头”的美国临时专利申请no.62/057,443，以及2015年2月25日提交的题目为“用于串扰控制的非连续接地层的高频rj45插头”的美国非临时专利申请no.14/598,793。美国临时专利申请no.62/057,443和美国非临时专利申请14/598,793通过引用并入本申请中，在本文中进行完整阐述。本申请特此根据35u.s.c.§119（e），要求美国临时专利申请no.62/057,443的优先权。

本发明涉及减少由电连接器中的平行触点引起的电信号干扰和回波损耗。更具体地说，它涉及在fcc型插头中减少回波损耗和连接对与连接对之间诸如共模干扰等问题。

背景技术：

联邦通信委员会已经采用了电信业中所使用电连接器的某些营造标准，以提供互用互通性。最常用的连接器是fcc型模块化插头和插座，也称为rj45插头和插座。插头通常被连接到多个导体，这些导体可连接到一个通信设备上。通常，每个插头被连接到八个导体，形成四对。相应的插孔通常安装到面板或印刷电路板或墙壁插座上，该插座又连接到电信网络。为了使电路闭环，插头和插孔是互用互通的。

虽然大多数串扰和回波损耗问题都在插头上，但通常是在插座上处理串扰和回波损耗。例如，本案申请人光电缆公司（opticalcablecorporation）的一个美国专利5,299,956，展示了连接到电路板的插座，其中板上的迹线用于消除主要出现在相应插头中的串扰。本案申请人光电缆公司（opticalcablecorporation）的另一个美国专利5,310,363展示了具有串扰消除和回波损耗降低功能的类似插孔。

虽然大多数串扰和回波损耗问题都在插头上，但通常是在插座上处理串扰和回波损耗。例如，本案申请人光电缆公司（opticalcablecorporation）的一个美国专利5,299,956，展示了连接到电路板的插座，其中板上的迹线用于消除主要出现在相应插头中的串扰。本案申请人光电缆公司（opticalcablecorporation）的另一个美国专利5,310,363展示了具有串扰消除和回波损耗降低功能的类似插孔。

如前所述，如光电缆公司（opticalcablecorporation）的美国专利5,299,956中所指出的，串扰补偿通常主要在连接到插座的电路板上进行。然而，正确设计的插头仍然是必不可少的，使其不会降低插座的串扰消除功能，且确保最小的回波损耗。

技术实现要素：

根据本发明的一种形式，提供了一种通信连接器，其包括壳体，由外壳接收的多对电触头和印刷电路板（pcb）。pcb至少包括第一和第二对导电信号迹线。第一对迹线连接到第一对触点。第二对迹线连接到第二对触点。pcb具有第一和第二区域。第一对迹线位于第一区域中，第二对迹线位于第二区域中。pcb还包括至少第一接地平面。第一接地平面有第一和第二部分。第一和第二部分基本上彼此电隔离。第一部分的至少一部分与第一对迹线的至少一部分相邻。第二部分的至少一部分与第二对轨迹的至少一部分相邻，从而提高信号传输性能。

根据本发明的另一形式，提供了一种通信连接器，其包括壳体，由壳体接收的多对电触点和印刷电路板（pcb）。pcb包括至少第一和第二对导电信号迹线。第一对迹线连接到第一对触点。第二对迹线连接到第二对触点。pcb具有第一和第二区域。第一对迹线的至少一个迹线位于第一区域中，且第二对迹线中的至少一个迹线位于第二区域中。pcb还包括至少第一接地平面。第一接地平面具有间隙，从而形成彼此电断开的第一和第二部分。第一部分的至少一部分与第一对迹线中至少一个迹线的至少一部分相邻。第二部分的至少一部分与第二对迹线中至少一个迹线的至少一部分相邻。

根据本发明的另一形式，提供了一种通信连接器，其包括壳体，由壳体接收的多对电触点和印刷电路板（pcb）。pcb至少包括第一和第二对导电信号迹线。第一对信号迹线连接到第一对触点，第二对信号迹线连接到第二对触点。pcb还包括接地平面，具有第一介电常数的第一介电层和介电常数低于第一介电层的第二介质层。第一电介质层与接地平面的一侧相邻，第二电介质层与接地平面的另一侧相邻，第二电介质层也与第一和第二对信号迹线相邻。优选地，接地平面主要是与其上方相邻的迹线耦合。

附图说明

本发明所要保护的内容体现在权利要求书中，以下描述与相应的附图是为更好的理解本发明本身及其他组件和优势以提供的参考：

图1是本发明插头的局部剖视图，示出了与相应的插座触头相接触的电路板和插头触头；

图2是图1所示插头的局部示意图，其中为了示例目的，已经去除了插头基体和塑料部件；

图3是通过截面线3-3截取的图2所示电路板的倒置截面图；

图4是图1和图2所示电路板的示意图；

图5是图4中分离接地平面之一的示意图；

图6是图4所示电路板更详细的示意图；

图7是图6所示电路板的示意图，但是除去了电介质材料，示出电路板的顶部；

图8是图7所示电路板的仰视图。

图9为迹线对1-3的插头前向next（近端串扰）曲线图；

图10为迹线对2-3和3-4的插头前向next（近端串扰）曲线图；

图11为迹线对2-1和1-4的插头前向next（近端串扰）曲线图；

图12为迹线对2-4的插头前向next（近端串扰）曲线图；

图13为迹线对1-3的插头前向fext（远端串扰）曲线图；

图14为迹线对2-3和3-4的插头前向fext（远端串扰）曲线图；

图15为迹线对2-1和1-4的插头前向fext（远端串扰）曲线图；

图16为迹线对2-4的插头前向fext（远端串扰）曲线图；

图17是所有四对迹线插头的反向回波损耗曲线图；

图18是本发明的分离接地平面的插头与非分裂接地面的插头相比的迹线对1-2共模next损耗曲线图；

图19是本发明的分离接地平面的插头与非分裂接地面的插头相比的迹线对1-4共模next损耗曲线图；

以及，图20是本发明的分离接地平面的插头与非分裂接地面的插头相比的迹线对2-4共模next损耗曲线图。

具体实施方式

现在更具体地参考图1，提供了具有塑料本体12的插头10。优选地，插头10具有标准fccrj45插头的连接架构，用于将四个信号线导体连接到相应的rj45插孔，除了插孔触点14，图中未示出。插头10包括按照fcc标准成对排列的八个触点16。根据fcc标准，迹线对1包括第四和第五触点，迹线对2由第一和第二触点组成，迹线对3由第三和第六触点组成，以及，迹线对4由第七和第八触点组成。

插头10还包括电路板18。电路板18优选地由七层导体和介电材料组成，在图3中更好地示出，其示出了电路板18的倒置横截面。电路板18的顶层20包括对应于四对导体对迹线中两对的电路板迹线例如迹线22。电路板18的第二层24包括高性能高频电介质材料，例如可从isolalaminatesystemscorp.商购的fr408。电路板18的第三层26由第一分离接地平面26组成，其也在图5中示出。电路板18的第四层28由标准电介质材料组成，诸如也可从isolalaminatesystemscorp.商购的fr4。电路板18第五层30由第二分离接地平面30组成。电路板18的第六层32优选地由与第二层24相同的高性能高频电介质构成。第七层或底层34包括对应于四个导体对迹线中另外两对的另一层电路板迹线，如迹线35。

如图5中最佳地示出的，第一接地平面26分离形成沿着迹线对方向纵向延伸的间隙36，以便有效地将接地平面26分成两个电隔离元件50和52。分离区相对于迹线的位置会影响电性能。第二接地平面30也被分开，并且优选地基本上与第一接地平面26相同。电路板18顶面和底面上的迹线终止于从电路板18一侧伸出的电路板触点38。作为参考，电路板18上伸出电路板触点38的一侧称为顶面。诸如通孔40的多个通孔延伸穿过电路板18，使得电路板底部的迹线可以连接到相应电路板触点。例如，迹线35连接到导体46，导体46延伸穿过通孔（通孔未示出，因此导体46及其连接清晰可见），随后又连接到电路板触点48。八个电路板触点38连接到八个相应的插头触点16。

再次参考图5，虽然26被称为接地平面，但它包括至少两个部分，优选地两个基本上电隔离的部分，即由间隙36分开的部分50和52。部分50和52表示为“基本上电隔离”，这意味着两个元件彼此不接触，并且间隙36足够宽，使得即使在2000mhz下，电能基本上也不跨越间隙36传递。也就是说，重要的是间隙36不要太小，使得来自部分50的实质电流或电压可通过电容或电感耦合转移到部分52，反之亦然。此外，尽管接地平面26的部分50和52，优选地在如图2所示的相同平面上，但并不意在排除位于不同平面上的情况，而重要的是，部分50和52彼此不电接触。优选地，间隙36至少为0.08毫米宽。还优选的是，间隙36不会太宽，不降低接地平面26的回波损耗抑制性。优选地，间隙36不大于6.35毫米。

从图7中可以看出，迹线对37在分离接地平面26的部分50上方并相邻，迹线对39在分离接地平面26的部分52上方并相邻。从迹线对37传递到部分50的任何能量将不会传递到部分52或迹线对39，因为间隙36将每个迹线上信号的返回电流与部分50和52电隔离。如图8所示，在电路板18另一侧接地平面30的两个分开部分和迹线对41和43之间发生相同的电隔离。还可能的是，只有一对迹线对37跟部分50相邻，只有一对迹线对39与部分52相邻。

已经发现，使用分离接地平面增加了迹线之间的共模隔离，这增强了插头10的差分对传输特性。这最好参照图18,19和20进行说明。例如，如图18所示，将具有分离接地平面的插头与具有非分离接地平面的插头进行比较，插头的所有其它元件都相同。从图18可以看出，对于分离接地平面1-2迹线对共模next损耗的共模情况对于高达2,000兆赫的带宽而言具有更高的性能。

如图19所示，对于具有分离接地平面的插头，1-4迹线对共模next损耗的共模情况优于具有如图20所示非分离接地平面插头的2-4迹线对。

此外，已经测量了具有分离接地平面26和30的本发明插头的前向next，其中分离形成的间隙在大约0.45毫米和1.65毫米之间。图9至图12显示了针对当前类别8标准测量的各种迹线对插头前向next幅值。图9显示了迹线对1-3测量的next。图10显示了迹线对2-3和3-3测量的next。图11显示了迹线对1-2和1-4测量的next。图12显示了迹线对2-4测量的next。图9-12所示的所有测量结果都超过了目前类别8next标准。在2,000mhz，迹线对1-3的next约为-15.1db；对于迹线对2-3，约为-23.0db；对于迹线对3-4，约为-23.5db；对于迹线对1-2，大约是-34.3db；对于迹线对1-4，大约是-41.5db；对于迹线对2-4，大约为-41.4db。

针对本发明的同一插头的前向fext也已被测量。图13至16显示了用于各种迹线对插头的前向fext。图13显示了迹线对1-3的fext测量值。图14显示了迹线对2-3和3-4的fext测量值。图15显示了迹线对1-2和1-4的fext测量值。图16显示了迹线对2-4的fext测量值。所有这些读数显示，本发明的插头超过目前类别8fext标准。在2,000mhz，迹线对1-3的fext约为-29.3db；对于迹线对2-3，约为-36.1db；对迹线对3-4，约为-32.3db；对于迹线对1-2，大约是-36.2db；对于迹线对1-4，大约是-36.7db；对于迹线对2-4，约为-44.5db。

图17显示了本发明同一插头的所有四对迹线对的回波损耗，其性能也超过了截至2014年12月1日类别8回归损耗标准草案。在2,000mhz，迹线对1的回波损耗约为-15.5db；对于迹线对2，大约是-17.3db；对于迹线对3，大约是-12.5db；对于迹线对4，大约是-17.3db。

再次参见图3，电路板18的第四或中心层28由廉价的标准电介质材料制成，例如fr4作为中心芯，并且主要用作电路板的基板。fr4由编织玻璃纤维制成，用环氧树脂粘合剂粘合，并且具有相当高的介电常数，取决于信号的频率，例如介电常数为4.5。然而，更直接影响插头传输质量的材料是用于电路板第二层24和第六层32的电介质，因为这些层紧邻层20和34中的迹线。电介质第二层和第六层的介电常数小于4.5，最好不超过3.7。这种较低的介电常数材料非常适合于高频电容，并支持类别8的更高频率传输，即高达2,000兆赫兹。优选地，第二层和第六层材料为fr408。fr408也采用环氧树脂粘合的编织玻璃纤维布制成，但设计用于更快的信号速度。已经发现，使用fr408作为第二和第六层有助于提高上述差分回波损耗。第二层和第六层fr408应该比第四层fr4薄。优选地，第二层和第六层的厚度为0.127±0.025mm。由于fr408比fr4更昂贵，因此通过仅使用薄层fr408而不降低信号质量，实现了巨大的成本效益。fr408的厚度可以是任何标准可用尺寸。本文所用的pcb使用0.005英寸厚度层。厚度由所需的迹线几何尺寸决定。

在rj45插头上使用接地平面可以提高回波损耗。然而，申请人已经发现，在接地层26中不使用分离形式或间隙36，相对于导体对的串扰会成为问题。接地平面上的分离形式迫使传输线的返回电流保持在传输线附近，从而增加插头迹线之间的共模隔离，从而减少串扰。优选地，接地平面26的厚度在0.0178毫米至0.0771毫米的范围内。此外，优选的是，接地层26由铜制成。还优选的是，电路板18一侧上的迹线与其相邻的接地平面26之间的距离在0.051毫米至0.61毫米之间。如本文所使用的术语“分离接地平面”的使用也可以是两个或更多个单独的接地平面。分离接地平面或分离接地平面的分开部分可以或可以不处于相同的电位。已经发现，如在连接器pcb中所定义的，将分离接地平面放置在成对的迹线之下，允许调整整个插头中其它迹线对和单个导体之间的耦合参数。

参考前面对本发明优选实施方案的描述，显而易见的是可以在其中进行许多修改。应当理解，所有这些修改体现在落入本发明的真实精神和范围内的所附权利要求中。

工业应用

本发明能够被利用的方式以及可以制造和使用本发明的方式将从前述内容变得显而易见，特别是在减少电连接器中的电信号干扰和回波损耗方面。