本文描述的实施例一般涉及电子装置的领域，并且更具体地涉及垂直嵌入的无源组件。
背景技术：
在电子封装中，存在有在小型区域中对无源组件（例如电容器和电感器）的需要。尤其，封装可以包括细间距（finepitch）bga（球栅阵列）封装。在此类封装中，对于封装的任一侧上的组件常常没有充足的空间。此外，所述组件受包括封装上的焊盘（land）或凸块（bump）的因素以及受寄生电感或电阻因素的限制。
存在用于嵌入组件的某些常规方法，但是常规的嵌入方法添加了许多需要的工艺，因此增加了封装的成本。当前，大多数组件都使用工艺（其中激光或机械布线器（router）将矩形空腔布线到封装的堆积层或芯中）嵌入到封装中。然后使用射片机（chip-shooter）或贴装（pickandplace）机器将组件放置在空腔中。通过粘合剂载体将组件保持在空腔中适当位置，直到其用环氧树脂永久地固定在适当位置。到此类组件的连接使用过孔建立，在这之后继续进一步加工。这种类型的工艺是昂贵的，并且在封装内占用大量区域。
用于组件嵌入的最低成本选项导致关于能将多少嵌入的组件放置在单个空腔中的严格规则和大组件放置公差，同时更精确组件放置要求更高成本工艺，其常常消除组件周围的封装布线层的使用。
附图说明
在附图的图形中通过示例方式而不通过限制方式来示出此处描述的实施例，其中相同的参考数字指类似的元件。
图1是根据实施例的包括垂直嵌入的无源组件的装置的图示;
图2是根据实施例的包括安装在非电镀通孔中的垂直嵌入的无源组件的装置的图示;
图3是根据实施例的包括安装在电镀通孔中的垂直嵌入的无源组件的装置的图示;
图4是根据实施例的安装在非电镀通孔中的垂直嵌入的无源组件的图示;
图5是根据实施例的垂直嵌入的无源组件的图示;
图6是根据实施例的备选垂直嵌入的无源组件的图示;
图7是示出根据实施例的用于制造垂直嵌入的无源组件的工艺的流程图;以及
图8是根据实施例的包括具有垂直嵌入的无源组件的封装的设备或系统的实施例的图示。
具体实施方式
本文描述的实施例一般针对垂直嵌入的无源组件。
为了本描述的目的，以下定义适用：
“无源装置”或“无源组件”指不要求用于操作的能量源的电子组件。无源装置包括但不限于电容器、电感器、电阻器和二极管。
“片上系统”或“soc”指包括系统的所有组件（包括例如计算机的所有组件）的芯片或集成电路（ic）。
在一些实施例中，设备、系统或工艺提供垂直嵌入的无源组件。在一些实施例中，使用机械钻或激光钻在封装芯中钻孔圆柱形孔，并且然后将组件垂直插入这些孔中。（如本文所使用的，“垂直”指针对封装的z方向（垂直于封装的顶部和底部表面））。在一些实施例中，然后将所述组件连接到在封装芯的每个侧上的金属层（本文描述为上封装堆积和下封装堆积）。
在一些实施例中，工艺提供了将双端子组件嵌入衬底中的低成本方法，其中双端子无源组件的垂直嵌入可以操作以：
（1）允许将电容器或电感器放置在例如细间距bga封装上，其中坍塌（collapsed）球高度太小而不允许将组件放置在封装的球侧上，并且其中存在受限空间或者没有空间用于管芯侧组件。
（2）允许将组件放置在管芯下的封装的区域中，其中封装的底部上存在焊盘或凸块。对于具有非常大管芯的服务器产品，用常规技术难以去耦这些区域中的电压轨（voltagerail），因为电压轨可能距离最近的管芯侧或焊盘侧电容器位置非常远。
（3）改进正连接的组件的电性能。嵌入的电容器可能具有降低的寄生电感，并且嵌入的电感器可能具有降低的串联寄生电阻。
在一些实施例中，用于嵌入无源组件的工艺仅要求钻的操作以提供用于嵌入组件的空腔。以这种方式，常规布线工艺的成本和复杂性被消除，并且关于组件对准的复杂度被最小化。嵌入工艺潜在地允许将更大数量的组件嵌入到某个区域中，并且允许以减少的成本执行此类嵌入。
图1是根据实施例的包括垂直嵌入的无源组件的装置的图示。如在图2-4中所示的实施例中进一步示出的，在一些实施例中，例如中央处理单元（cpu）管芯的半导体管芯110与封装耦合，示出为具有封装上堆积层120和封装下堆积层160的封装芯140。在一些实施例中，无源组件150垂直嵌入（或者以另一种方式陈述，横向地嵌入通过）封装芯140，无源组件150嵌入在钻孔通过封装芯140的通孔145中。
在一些实施例中，垂直嵌入的无源组件150的第一（顶部）端子使用通过封装上堆积层120形成的过孔连接而连接到半导体管芯110，如图2-4中所示的。在一些实施例中，无源组件150的第二（底部）端子借助于以下项而连接：连接至无源组件150的第二通孔（电镀通孔）147（例如图2中所示的）；借助于通孔145的电镀表面（例如图3中所示的）;或借助于通过封装下堆积层160的连接（例如图4中所示的）。
图2是根据实施例的包括安装在非电镀通孔中的垂直嵌入的无源组件的装置的图示。如图2中所示的，例如cpu管芯的半导体管芯210与封装耦合，该封装包括具有封装上堆积层220（管芯耦合到其）的封装芯240和在封装的相对侧上的封装下堆积层260。在一些实施例中，非电镀的通孔254被钻孔通过封装芯240以用于放置垂直嵌入的无源组件250，在此实例中其为0201组件，因此具有0.6mm（毫米）乘以0.3mm的尺寸。
在一些实施例中，组件250的底部直接连接到底部芯层256，而组件的顶部使用过孔252连接，其中所述图示假设组件250的高度与封装芯250的厚度之间将存在一些不匹配。图2进一步示出用于提供通过封装芯240的返回路径的电镀通孔（pth）245。
如图2中所示的，无源组件250是串联连接的电感器（在示例中用于集成电压调节器（ivr）），但是可以备选地使用与图2中提供的配置相同的此配置，例如，用于将一个或多个嵌入的电容器连接到功率轨。如本文所使用的，集成电压调节器是指在ic管芯或ic封装上集成的开关或线性电压调节器（即，仅由ic管芯或ic封装上的电路组成）。在此备选示例中，可以在功率轨上的所有电容器之间共享返回pth。
图3是根据实施例的包括安装在电镀通孔中的垂直嵌入的无源组件的装置的图示。如图3中所示的，例如cpu管芯的半导体管芯310与封装耦合，该封装包括具有封装上堆积层320（半导体管芯310耦合到其）以及在封装的相对侧上的封装下堆积层360的封装芯340。在一些实施例中，通过封装芯340钻孔电镀通孔354，以用于放置垂直嵌入的无源组件350（在此实例中其为0201组件）。还示出了通过封装上堆积层320形成的到组件350的顶部的过孔连接352。
如图3中所示的，在添加组件350之前已经对通孔354进行电镀。在所示实施例中，组件350的底部通过底部芯层356短接到（shortto）pth354的壁，向封装的顶部层展示（prove）低电阻返回（如示出为电感器返回路径358）。图3中所示的实施例允许垂直嵌入组件的紧凑实现，其中针对组件的x-y区域（顶部或底部面区域）与针对嵌入组件的常规工艺相比显着减少。
图3提供分立ivr电感器的图示。然而，实施例不限于此实现，并且所示出的垂直组件嵌入的版本对于去耦电容器也特别有用，因为电镀孔354可以在特定轨上在所有电容器之间共享。在特定的示例中，如果电镀孔的极性在基于ivr的封装上的vccin和vss之间交替，嵌入的电容器能够同时充当vccin和vsspth，以用于从封装引脚进行功率布线。
图4是根据实施例的安装在非电镀通孔中的垂直嵌入的无源组件的图示。如图4中所示的，例如cpu管芯的半导体管芯410与封装耦合，该封装包括具有封装上堆积层420（所述管芯耦合到其）以及在封装的相对侧上的封装下堆积层460的封装芯440。在一些实施例中，通过封装芯440钻孔未电镀通孔454，以用于放置垂直嵌入的无源组件450（在此实例中是0201组件）。还示出了通过封装上堆积层420形成的到组件450的顶部的过孔连接452和通过封装下堆积层460形成的过孔连接455。在一个特定示例中，连接是到集成电压调节器（ivr），ivr被集成到功率管芯470中。
如图4中所示的，该设备表示其中使用技术从封装底部对cpu提供功率的示例。在这种情况下，嵌入的电感器可以串联放置在功率管芯470和cpu管芯410之间。例如，该设备允许在比如果使用分立组件将会可能的区域更加小得多的区域中实现降压调节器电感器。
图5是根据实施例的垂直嵌入的无源组件的图示。图5提供了垂直嵌入在电镀通孔（pth）500中的组件510（例如示出为220um（微米）乘以220um的01005组件）的俯视图（观察到装置的上表面中）。如图5中所示的，电镀通孔500具有500um的外电镀层（plating）直径，以及350um的内电镀层直径。
未示出要耦合到组件520的顶部端子的过孔。在安装此类组件中，钻的直径确定孔的放置精度。然而，由于电容器的端子与孔的直径相比相对大，所以附连到顶部焊盘（pad）的过孔的放置精度不可能是限制因素。
图6是根据实施例的备选垂直嵌入的无源组件的图示。尽管当前无源器件相对长，这可能限制垂直嵌入到例如400um芯或700um芯封装（其作为仍然使用于客户端桌面产品和在许多服务器产品上使用的封装类型）。然而，通过针对无源组件植入备选形状因素，该概念可以扩展到薄芯封装。
如图6中所示的，备选“纽扣”形电容器600可以垂直嵌入非电镀通孔中，并且将会仅要求来自封装的顶部层的连接。如所示的，纽扣形电容器600可以包括顶部端子，例如所示的第一端子620和第二端子625。然而，实施例不限于图6中所示的实现，并且可以包括其它可能的形状和端子放置。
图7是示出根据实施例的用于制造垂直嵌入的无源组件的工艺的流程图。在一些实施例中，用于制造垂直嵌入的无源组件700的工艺包括：
702：通过任何已知方式制造封装结构。
704：在封装芯中钻孔通孔。
706：可选地电镀通孔，其中电镀（如图3中所示的）或非电镀（如图2和4中所示的）的选择取决于特定实施例。
708：将无源组件嵌入到钻孔的通孔中。
710：可选地在封装芯中钻孔第二电镀通孔作为对于非电镀通孔的返回路径，并形成嵌入的组件与第二通孔之间的连接，例如图2中所示的。
712：形成封装上堆积层和封装下堆积层。
714：在封装上堆积层中形成到无源组件的顶部端子的过孔。
716：可选地在封装上堆积层中形成到第二通孔（如图2中所示的）或pth的电镀（如图3中所示的）中的返回路径的第二过孔。
718：可选地在下封装堆积层中形成到嵌入的组件的下端子的过孔（如图4中所示的）。
720：将例如cpu管芯的半导体管芯与封装的上（第一）侧耦合。
722：可选地将功率管芯与封装的下（第二）侧耦合（如图4中所示的）。
图8是根据实施例的包括具有垂直嵌入的无源组件的封装的设备或系统的实施例的图示。在此图示中，没有示出与本描述没有密切关系的某些标准和公知的组件。
在一些实施例中，系统或设备800包括与封装880耦合的半导体管芯810。在一些实施例中，封装880包括一个或多个垂直嵌入的无源组件885，其中所述组件可以被耦合（如图1-4中的一个或多个中所示的）。
在一些实施例中，半导体管芯810包括处理部件，例如耦合到一个或多个总线或互连（一般示出为总线815）的一个或多个处理器820（其可以包括cpu）。处理器820可以包括一个或多个物理处理器以及一个或多个逻辑处理器。在一些实施例中，处理器可以包括一个或多个通用处理器或特别-处理器处理器。总线815是用于传输数据的通信部件。为简单起见，总线815示出为单个总线，但是可以表示多个不同的互连或总线，并且到此类互连或总线的组件连接可以改变。图8中所示的总线815是表示通过适当的桥接器、适配器或控制器连接的任何一个或多个单独的物理总线、点对点连接或二者的抽象概念。
在一些实施例中，半导体管芯810还包括随机存取存储器（ram）或其它动态存储装置或元件作为用于存储要由处理器820执行的信息和指令的主存储器825。主存储器825可以包括但不限于动态随机存取存储器（dram）。
半导体管芯810还可以包括非易失性存储器（nvm）830;以及用于存储用于处理器835的静态信息和指令的其它静态存储装置或只读存储器（rom）835。
在一些实施例中，半导体管芯810包括耦合到总线815以提供有线或无线通信的一个或多个传送器或接收器840。在一些实施例中，半导体管芯810可以包括一个或多个天线850（例如偶极或单极天线）（用于经由使用无线传送器、接收器或两者的无线通信的数据的传输和接收），以及一个或多个端口845（用于经由有线通信的数据的传输和接收）。无线通信包括但不限于wi-fi、bluetooth™、近场通信和其它无线通信标准。
在一些实施例中，半导体管芯810还可以包括功率源855，其可以包括电池、太阳能电池、燃料电池、充电电容器、近场电感耦合或用于在半导体管芯810中提供或生成功率的其它系统或装置。由功率源855提供的功率可以根据要求分布到半导体管芯810的元件。
在上面描述中，出于解释的目的，阐述了许多具体细节以便提供对所描述的实施例的透彻理解。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节中的一些的情况下实践实施例。在其它实例中，以框图形式示出公知的结构和装置。所示组件之间可能存在中间结构。本文描述或示出的组件可以具有未示出或描述的附加输入或输出。
各种实施例可以包括各种过程。这些过程可以由硬件组件执行或者可以实施在计算机程序或机器可执行指令中，所述计算机程序或机器可执行指令可以用于使通过指令编程的通用或专用处理器或逻辑电路执行过程。备选地，可以通过硬件和软件的组合来执行过程。
各种实施例的部分可以被提供作为计算机程序产品，其可以包括在其上已存储计算机程序指令的计算机可读介质，所述计算机程序指令可以用于对计算机（或其它电子装置）进行编程以供一个或多个处理器执行来执行根据某些实施例的过程。计算机可读介质可以包括但不限于磁盘、光盘、紧致盘只读存储器（cd-rom）和磁光盘、只读存储器（rom）、随机存取存储器（ram）、可擦除可编程只读存储器（eprom）、电可擦除可编程只读存储器（eeprom）、磁卡或光卡、闪速存储器或适合用于存储电子指令的其它类型的计算机可读介质。此外，实施例也可以作为计算机程序产品下载，其中所述程序可以从远程计算机传输到请求计算机。
以其最基本的形式描述了许多方法，但是可以向任何方法添加过程或从任何方法删除过程，并且可以向任何所描述的消息添加信息或从任何所描述的消息减去信息而不偏离本实施例的基本范围。对于本领域技术人员将明显的是，可以作出许多进一步的修改和改编。没有提供特定实施例来限制该概念，而是来示出它。实施例的范围不由上面提供的具体示例来确定，而是仅由下面权利要求来确定。
如果说元件“a”耦合到元件“b”或与元件“b”耦合，则元件a可以直接耦合到元件b或通过例如元件c间接耦合。当说明书或权利要求陈述组件、特征、结构、过程或特性a“促使”组件、特征、结构、过程或特性b，这意味着“a”至少是“b”的部分缘由，但也可能存在有助于促使“b”的至少一个其它组件、特征、结构、过程或特性。如果说明书指示组件、特征、结构、过程或特性“可”、“可能”或“能够”被包括，则不要求包括特定的组件、特征、结构、过程或特性。如果说明书或权利要求引用“一”或“一个”元件，这不意味着存在所描述的元件中的仅一个。
实施例是实现或示例。说明书中对“实施例”、“一个实施例”、“一些实施例”或“其它实施例”的引用意味着联系实施例描述的特定特征、结构或特性包括在至少一些实施例中，但是不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都指相同实施例。应该意识到，在示范性实施例的前述描述中，出于简化本公开并帮助理解各种创新方面中的一个或多个的目的，各种特征有时被一起分组在单个实施例、附图或其描述中。然而，本公开的此方法将不被理解为反映所要求保护的实施例要求比每个权利要求中明确记载的要更多特征的意图。相反，如以下权利要求所反映，创新方面处于少于单个前述公开实施例的所有特征中。因此，权利要求由此明确地结合到本描述中，其中每个权利要求自立地作为单独的实施例。
在一些实施例中，装置包括半导体管芯;以及与所述半导体管芯耦合的封装，所述封装包括与所述半导体管芯连接的一个或多个无源组件，所述一个或多个无源组件垂直嵌入在所述封装衬底中，所述无源组件中的每个包括第一端子和第二端子。在一些实施例中，第一无源组件嵌入在封装中钻孔的通孔中，第一无源组件的第一端子借助通过封装上的上堆积层的过孔连接到半导体管芯。
在一些实施例中，通孔是非电镀的。在一些实施例中，第一无源组件的第二端子使用第二通孔连接，第二通孔被电镀并连接到第一无源组件的第二端子。在一些实施例中，其中第一无源组件的第二端子借助通过封装上的下堆积层的过孔而连接，下堆积层在封装的与上堆积层相对的侧上。
在一些实施例中，通孔被电镀。在一些实施例中，第一无源组件的第二端子通过电镀通孔的电镀层而连接。
在一些实施例中，通孔使用机械钻进行钻孔。
在一些实施例中，半导体管芯包括中央处理单元（cpu）。
在一些实施例中，一个或多个无源组件包括一个或多个电容器、电感器或两者。
在一些实施例中，通孔垂直于封装的表面。
在一些实施例中，所述装置还包括集成电压调节器（ivr），其中所述第一无源组件是与所述ivr连接的第一电感器。
在一些实施例中，用于制造装置的方法包括制造封装;在封装上钻孔通孔;将二端子无源组件嵌入钻孔的通孔中;在所述封装的第一侧和第二侧上形成金属层;将所述无源组件的第一端子连接到通过所述封装的所述第一侧上的所述金属层的过孔;将无源组件的第二端子连接到返回路径;以及将半导体管芯与封装的第一侧耦合。
在一些实施例中，通孔是非电镀的。在一些实施例中，所述方法还包括在所述封装中钻孔第二通孔并且电镀所述第二通孔，其中将所述第二端子连接到返回路径包括将所述第二端子连接到所述第二通孔。在一些实施例中，该方法还包括通过封装的第二侧上的金属层形成过孔，其中将第二端子连接到返回路径包括将第二端子连接到通过封装的第二侧上的金属层的过孔。
在一些实施例中，该方法还包括电镀通孔。在一些实施例中，将第二端子连接到返回路径包括将第二端子连接到通孔的电镀层。
在一些实施例中，钻孔通孔包括用机械钻进行钻孔。在一些实施例中，钻孔通孔包括在相对于封装的z方向上对孔进行钻孔。
在一些实施例中，系统包括中央处理单元（cpu）管芯;集成电压调节器（ivr）;以及与所述cpu管芯耦合的封装，所述封装包括一个或多个无源组件，所述无源组件包括与所述ivr连接的第一电感器，所述一个或多个无源组件垂直嵌入所述封装衬底中，所述无源组件中的每个包括第一端子和第二个端子。在一些实施例中，其中第一电感器嵌入在封装中钻孔的通孔中，第一电感器的端子借助通过封装上的上堆积层或下堆积层的过孔连接到ivr。
在一些实施例中，通孔是非电镀的。在一些实施例中，第一电感器的第一端子通过上层堆积连接到ivr，并且第一电感器的第二端子使用第二通孔连接，第二通孔被电镀并连接到第一电感器的第二端子。在一些实施例中，第一电感器的第一端子通过上层堆积连接到cpu管芯，并且第一电感器的第二端子借助通过封装上的下堆积层的过孔连接到ivr。
在一些实施例中，通孔被电镀。在一些实施例中，第一电感器的第一端子通过上层堆积连接到ivr，并且第一电感器的第二端子通过电镀通孔的电镀层连接。