应变堆叠的纳米片FET和/或量子阱堆叠的纳米片的制作方法

技术领域

本发明涉及一种应变堆叠的纳米片场效应晶体管和/或量子阱堆叠的纳米片。

背景技术：

对于未来的CMOS节点，纳米片场效应晶体管(FET)是鳍型FET或平面型器件的有吸引力的替代物。在传统纳米片FET方案中，由于针对静电控制将很薄的纳米片作为目标，因此使用单一材料纳米片。使包括Si纳米片、SiGe纳米片或Ge纳米片的纳米片应变是很难的，使纳米片应变会提高许多材料的迁移率。有效地完成应变的纳米片的方法将有利于CMOS缩放。

另外，通过在具有相邻的晶体(外延地布置的)层的界面处的势垒将载流子主要限制于一个或一些层(彼此以外延关系布置的)的量子阱沟道可在传输方面占优势。用于有效地完成QW结构的纳米片的方法将有利于CMOS缩放。

技术实现要素：

示例性实施例提供用于制造具有一个或更多个子堆叠件的纳米片堆叠结构。示例性实施例的方面包括：生长一个或更多个子堆叠件的外延晶体初始堆叠件，子堆叠件中的每个具有至少三个层，牺牲层A和具有不同的材料性质的至少两个不同的非牺牲层B和C，其中，非牺牲层B和C在所有加工期间保持在与亚稳态对应的热力学或动力学的临界厚度以下；其中，牺牲层A仅放置在子堆叠件中的每个的顶部或底部处，子堆叠件中的每个使用牺牲层A中的一个在顶部或底部连接到相邻的子堆叠件；继续进行纳米片器件的制造流程，从而在外延晶体堆叠件的每个端部处形成柱结构，所述柱结构用于在牺牲层的选择性蚀刻之后将纳米片保持在适当的位置；相对于所有非牺牲 层B和C选择性地去除牺牲层A，同时在堆叠件中保留的层通过柱结构保持在适当的位置，使得在去除牺牲层A之后，子堆叠件中的每个包含非牺牲层B和C。在优选的实施例中，出现在流程中的给定步骤的堆叠件和/或层在所有加工期间保持在热力学或动力学的(亚稳态的)临界厚度以下直到完成整个芯片为止。

附图说明

通过下面结合附图进行实施例的描述，本发明总体构思的这些和/或其他特征和效用将变得明显且更容易理解，在附图中：

图1是示出根据一个实施例的用于制造具有应变和可选的量子阱性质的纳米片堆叠结构的工艺的流程图；

图2中的(a)是示出在外延生长之后的堆叠件的图；

图2中的(b)是示出通过去除牺牲层(即，在纳米片分离之后)形成的纳米片结构的图；

图2中的(c)是示出外加形成栅极堆叠件的层D和层E的纳米片结构的图，所述栅极堆叠件共形地生长/沉积；

图3是示出子堆叠件的替代示例的初始晶体堆叠件的外延生长的图。

具体实施方式

现在将对本发明总体构思的实施例进行详细地描述，本发明总体构思的示例示出在附图中，其中，同样的附图标记始终表示同样的元件。参照附图的同时在下面描述实施例，以解释本发明总体构思。

本发明的优点和特征及其实现方法可通过参照实施例和附图的下面详细的描述而更容易理解。然而，本发明总体构思可以以许多不同的形式来实施，并且不应被解释为局限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达发明总体构思的理念，本发明总体构思将仅通过权利要求来限定。在附图中，为了清楚起见，夸大了层和区域的厚度。

除非这里另外指示或通过上下文明显地矛盾，否则在描述发明的上下文中(特别是在权利要求的上下文中)使用的术语“一个”、“一种”和“所述(该)”以及相似的指示语将解释为涵盖单数和复数两者。除非另有说明，否则术语 “包含”、“具有”、“包括”以及“含有”将解释为开放式术语(即，意思是“包括，但不限于”)。

除非另有定义，否则这里使用的所有技术术语和科学术语具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。注意的是，除非另有规定，否则任何示例以及所有示例或者这里提供的示例性术语的使用仅意图更好地阐明本发明并且不是在发明的范围上的限制。此外，除非另外限定，否则不可过度地解释在通用辞典中限定的所有术语。

示例性实施例提供工艺以制造具有应变和/或量子阱性质的纳米片。所述工艺基于包括若干子堆叠件的晶体堆叠件的外延生长。子堆叠件中的每个可包含按照彼此外延的关系的至少三个不同的层A、B和C。所述层中的每个可包含子层(所有都按照外延关系)。在一些实施例中，子堆叠件彼此相同，使得晶体堆叠件重复相同的子堆叠件。

图1是示出根据一个实施例的用于制造具有应变和可选的量子阱性质的纳米片堆叠结构的工艺的流程图。下面描述的加工步骤未必是直接的后续步骤，但包含(在适当的步骤)到用于制造纳米片FET器件的已知流程里。

所述工艺可以以生长一个或更多个子堆叠件(n个子堆叠件)的外延晶体(薄膜)堆叠件开始，其中，子堆叠件中的每个具有至少三个层，牺牲层A和具有不同材料性质的至少两个不同的非牺牲层B和C，其中，非牺牲层B和C在所有加工期间保持在与亚稳态对应的热力学或动力学的临界厚度以下(块100)。在优选的实施例中，出现在流程中的给定步骤的堆叠件和/或层在所有加工期间保持在热力学或动力学的(亚稳态的)临界厚度以下直到完成整个芯片为止。另外，初始堆叠件200形成为使得牺牲层A仅放置在子堆叠件202中的每个的顶部或底部，n个子堆叠件202中的每个使用牺牲层A中的一个在所述顶部或所述底部连接到相邻的子堆叠件。

图2中的(a)是示出形成纳米片结构的初始晶体堆叠件的外延生长的图。初始堆叠件200示出为包括n个子堆叠件202，其中，子堆叠件202中的每个包括至少三个层，牺牲层A和至少两个不同的非牺牲层B和C，其中，牺牲层和非牺牲层可具有不同的材料性质。子堆叠件202可彼此不同并且它们的准确的层顺序、材料和厚度可不同。在另一实施例中，每层也可包括子层(未示出)。

在一个实施例中，子堆叠件202可彼此相同使得晶体堆叠件包括相同子 堆叠件的重复。在可选的实施例中，如下面在图3中所示，子堆叠件202中的至少一个的结构可改变。在图2中的(a)中示出的示例中，堆叠件相同并且堆叠件具有牺牲层A的最终盖204。

再次参照图1，纳米片FET器件的制造继续，从而在外延晶体堆叠件的每个端部(源极和漏极)处形成柱结构，所述柱结构将在牺牲层的选择性蚀刻之后使纳米片保持在适当的位置(块102)。

相对于所有的非牺牲层B和C，牺牲层A接着被选择性地去除，同时堆叠件200中的保留层通过柱结构保持在适当的位置，使得在去除牺牲A之后，子堆叠件中的每个包含非牺牲层B和C(块106)。堆叠件200可设计成使得在每个子堆叠件中的层A能够相对于堆叠件中的所有其他层在蚀刻工艺(例如，湿法蚀刻)中被选择性地去除(即，蚀刻工艺在比B和C高的速率下蚀刻A)。

图2中的(b)示出在去除牺牲层A之后的堆叠件，其中，非牺牲层B和C保留在每个子堆叠件202中。在图2中的(b)中的图是省略了源极和漏极端部柱结构(在图中示出的部分向左和向右)的纳米片结构的中心部分的示意剖视图。应该理解的是，电流流动方向是水平的和横向的。

在一些实施例中，每个子堆叠件202中的层A、层B和层C为按照彼此外延的关系，每层的子层(如果有的话)也全部为按照外延关系。在优选的实施例中，堆叠件设计为使得在给定步骤给出出现在堆叠件中的层的组合的情况下，堆叠件和所有层在所有加工期间保持在热力学或动力学的(亚稳态的)临界厚度以下直到完成整个芯片为止；使得最终结构具有低密度的缺陷(例如，在优选的实施例中的纳米片的单位面积＜10⁴cm^-2，以及在其他实施例中＜10⁶cm^-2)。在沉积期间和沉积之后层厚度和热预算优选地设计成使层保持为具有低缺陷率并且整个子堆叠件维持相同的晶格常数。薄的层和低的热预算可帮助自由地保持层缺陷并且可以帮助维持相同的晶格常数。

在一些实施例中，堆叠件中的所有层包括具有小于10％的晶格失配的材料。在一些实施例中，晶格失配可保持在5％以下。由于在优选的实施例中，生长的晶体堆叠件设计成使得堆叠件和所有层(以及子层)在所有加工期间保持在热力学或动力学的(亚稳态的)临界厚度以下，因此在这些实施例中，在初始生长的堆叠件中的所有层实现有效地且基本上相同的晶格常数，所述晶格常数可与组成层的材料在处于自由松弛状态时的晶格常数不同。另外， 作为上述的堆叠件设计的结果，在加工期间的所有时间以及在完成集成电路的加工之后的最终状态中，对于每个子堆叠件，将存在对于子堆叠件内的所有层的基本上一个共同的晶格常数。如果构成子堆叠件的层(或子层)由在它们的松弛状态下具有不同晶格常数的材料制成，那么这意味着在每个子堆叠件内的层(或子层)将在整个工艺保持应变。然而，由于堆叠件中的一些层在整个工艺正在被去除，因此用于每个子堆叠件的共同晶格常数可在工艺中的不同步骤处不同。相当地，应变可在工艺中的不同步骤处不同。其他实施例是能够的，所述其他实施例包括超过临界厚度地生长一些层的情况、包括在加工的一些阶段存在堆叠件中的层具有有效地不同的晶格常数的情况。

在一些实施例中，在去除牺牲层A之后保留的子堆叠件可包括材料C的中心层以及在上面和在下面的材料B的附加层。子堆叠件可设计成使得在去除牺牲层A之后，在子堆叠件内的层B和层C维持外延关系并且即使层B和层C中的材料在它们的松弛状态下具有不同的晶格常数，在优选的实施中，子堆叠件内也具有有效地且基本上相同的晶格常数。在一个实施例中，子堆叠件中的至少两个层在它们的松弛状态下具有不同的晶格常数，当实施在始终维持一个晶格常数的子堆叠件中时导致层中的应变。在一些实施例中，层B和层C由对于相关载流子具有能带阶跃的半导体材料制成，使得对于载流子的势垒出现在层之间。

在一个实施例中，纳米片结构用作MOSFET器件的沟道区的部分并且子堆叠件202中的至少两个非牺牲层可对于相关载流子(用于nMOS器件的电子和用于pMOS器件的空穴)具有不同的能带边缘位置，使得对于载流子的势垒出现在层之间(例如，对于MOSFET中的主要载流子＞0.15eV)。然而在另一实施例中，在保留的子堆叠件中的非牺牲层(在去除牺牲层A之后)在它们的松弛状态下具有不同的晶格常数但当实施在堆叠件中时(即，在子堆叠件结构内应变)具有相同的晶格常数，并且对于相关载流子(用于nMOS器件的电子和用于pMOS器件的空穴)具有不同的能带边缘位置使得对于载流子的势垒出现在层之间(例如，＞0.15eV)。

在一些实施例中，使用如图2中的(a)中所示的子堆叠件结构，层B和层C可包括具有非常相似(或相同)的晶格常数的III-V半导体材料(例如，合金)。在一些实施例中，层B是InP，层C可包括晶格匹配的InGaAs合金。在其他实施例中，层B可包括InP或InAlAs合金，层C可包括晶格匹 配的InGaAs合金，InGaAs合金的成分选择成相对于相邻的InP层或InAlAs层具有小于2％的晶格失配。在另一实施例中，子堆叠件可包括InGaAs中心层和相邻的InP顶层和InP底层，去除牺牲层A之后在每个子堆叠件的最顶部和最底部处的晶体介电层可包括外延的稀土氧化物。

在一些实施例中，层A、层B和层C可包括Si-Ge合金(在成分方面不同)。在一些实施例中，层A包括SiGe合金，层B和层C包括具有比层A低的Ge含量的SiGe合金，其中，层B和层C具有不同的Ge含量。在一些实施例中，层A可以是近似90％或更高的Ge含量的基本上纯Ge，层B可以是具有在25％-75％范围中的Ge含量的基本上Si-Ge合金；层C可以是基本上纯Si。其他实施是能够的。

在具有如图2中的(a)中所示的子堆叠件结构的一些实施中，所述层可包括如下的：

层C：近似3nm-4nm的基本上Si或低Ge的SiGe合金(例如，＜20％的Ge)，

层B：近似2nm-3nm的近似40％至80％的Ge的SiGe，

层A：近似＞10nm的基本上纯Ge(例如，＞90％的Ge)。在去除层A之后产生的子堆叠件主要包括由压应变的SiGe层(例如，40％至75％的Ge)包围的张应变的Si核。

在一些实施例中，采用如图2中的(a)中示出的子堆叠件结构，可在层B和层C之间存在对于载流子的能带阶跃，从而实现量子阱结构。在一些实施例中，载流子传输由于QW效应而优先地穿过层B。

图3是示出子堆叠件203的替代示例的初始晶体堆叠件的外延生长的图。在这个示例中，子堆叠件203包括牺牲层A和非牺牲层B、C¹和C²。在去除牺牲层A之后的子堆叠件结构包括中心层C¹、在顶部和底部上与C¹相邻的层B以及与层B相邻的层C²，使得子堆叠件的最顶层和最底层是层C²。许多其他组合是能够的。

在一个实施例中，B层、C¹层和C²层可包括在所述层的至少两个中具有晶格常数的差异的半导体材料，所述差异导致层中的应变。在一些实施中，采用如图3所示的子堆叠结构，所述层可包括如下的：

层C¹：近似3nm-4nm的基本上Si或低Ge的SiGe合金(例如，＜20％的Ge)，

层B：近似2nm-3nm的近似40％至80％的Ge的SiGe，

层C²：在0.4nm和1nm之间的基本上纯Si或低Ge的SiGe(例如，＜20％的Ge)，

层A：近似＞10nm或更厚的基本上纯Ge(例如，＞90％的Ge)。

在去除A之后产生的子堆叠件主要包括由压应变的SiGe层(例如，40％至75％的Ge)包围的张应变的Si核和覆盖的Si(或低Ge的SiGe)层。

在一些实施例中，层C可包括高Ge的SiGe合金(例如，90％的Ge或相似的)，层B可包括具有比在层C中的SiGe合金大的晶格常数(在松弛状态下)并且具有＞0.2eV(优选地，～0.5eV)的相对层C的导带阶跃的III-V合金或II-VI合金，诸如AlAsSb合金(或相似的)。这导致在SiGe层上的很高的张应变。也存在SiGe和AlAsSb之间的相当大的CB阶跃(多达～0.5eV)，所述CB阶跃将导致电子被限制在B-C堆叠件的中心。高的应变以及通过电介质对电子波函数的保护导致很高的电子迁移率。

在一些实施例中，每个子堆叠件的非牺牲层结构可包含90％的Ge或更高的高Ge的SiGe合金的核层以及包括II-VI或III-V合金(例如，AlAsSb)的在这个核层上面和下面相邻的层，所述相邻的层在它们的松弛状态下具有比核层中的SiGe合金大的晶格常数并且具有导带阶跃，从而导带边缘比在SiGe合金核层中高出近似0.15eV或更多。

参照图2中的(c)，示出了图，该图示出了外加形成栅极堆叠件(栅极电介质和栅电极)的层D和层E的纳米片结构，所述栅极堆叠件在去除牺牲层A之后共形地生长/沉积。所述工艺可包括氧化步骤(包括在臭氧湿法处理中的化学氧化等)和/或ALD和/或CVD沉积。例如，在纳米片结构用作MOSFET器件的沟道区的实施例中，所述方法还可包括在去除牺牲层A之后通过氧化或电介质沉积技术在暴露的区域处完成沟道的隔离；以及通过共形沉积形成栅极电介质和栅电极。

层D是典型的介电层或堆叠件并且可包括诸如界面层(IL)和高k层的子层。层D可以是非晶的或晶体的或者两者的组合。在一个实施例中，介电层D可包括通过本领域已知的方法在顶部上形成IL和高k层。

层D可包含沉积半导体(例如，通过CVD)作为第一层(不包括在去除牺牲层A之后出现在堆叠件中的任何绝缘层的实施)。在一些实施例中，这个第一半导体层或半导体覆盖层是Si覆盖层。在一些实施例中，半导体盖 在这个步骤中被添加作为D的部分。在一些实施例中，这个层是小于或近似1nm的Si盖。

在一些实施例中，层D的至少部分可生长为初始堆叠件(完全晶体外延堆叠件)的部分，并且充当晶体绝缘体(未被去除)。这使完全晶体绝缘体结构与双轴应变半导体多层概念相结合。这对于载流子浓度在层B中最高的器件可以特别有用(例如，空穴，在层B是富Ge的SiGe的实施例中)。然而，在这些实施例中，需要注意在纳米片的边缘处提供沟道和栅电极之间的隔离；这可通过在去除层A之后，但在沉积栅电极E之前执行的氧化步骤和/或附加的电介质沉积步骤来完成。如果使用氧化步骤，则可设计成在所述片的边缘上比在所述片的由晶体电介质覆盖的顶面和底面上生长更厚的氧化层。诸如漏电和Tinv的考量应该指示是否优选氧化步骤和/或附加的介电层(可以是非晶的)。

层E是栅电极。沉积可包括共形的CVD薄膜或ALD薄膜或组合，并且可包含若干子层。

再次参照图3，在一些实施例中，层C²可以是晶体电介质，同时层C¹和层B是半导体(C¹和B形成例如所描述的应变的堆叠件或者QW堆叠件)。如果使用晶体介电层C²，那么介电层D的沉积可选并且如果采取其他步骤以在所述片的边缘处使栅电极层E与沟道隔离，那么介电层D的沉积可跳过。否则，可在去除层A之后但在沉积栅电极E之前执行氧化步骤和/或电介质沉积步骤(例如，电介质D)以在所述片的边缘处使栅电极与沟道隔离。如果使用氧化步骤，可设计成在所述片的边缘上比在所述片的由晶体电介质覆盖的顶面和底面上生长更厚的氧化层。诸如漏电和Tinv的考量应该指示是否优选氧化步骤和/或附加的介电层D(可以是非晶的)。

在一个实施例中，这里描述的纳米片结构可用作p型或n型场效应晶体管(FET)器件的部分，其中，层A、层B和层C通过原位工艺形成，层A、层B和层C与基板基本上水平地平放，其中，沟道区包括层B和层C的至少部分，栅极堆叠件包围沟道区。

在一个实施例中，FET是p型，并且所述层应变，其中，层A包括近似90％或更高的Ge含量的富Ge的SiGe合金，层B包括近似40％-80％的Ge的中间Ge含量的SiGe合金，层C包括近似小于20％的Ge的富Si的SiGe合金。

在一些实施例中，FET是p型并且所述层应变，在选择性地去除牺牲层A之后保留在每个子堆叠件中的所述至少两个非牺牲层包括在松弛状态下具有不同的晶格常数的材料，其中，层A包括近似90％的Ge或更高的富Ge的SiGe合金，去除层A之后的子堆叠件具有一种结构，所述结构包括：近似20％的Ge或更少的富Si的SiGe合金的底层C²、40％至80％的Ge的中间Ge含量的相邻的层B、20％的Ge或更少的富Si的SiGe合金的相邻的层C¹、40％至80％的Ge的中间Ge含量的相邻的层B、20％的Ge或更少的富Si的SiGe合金的相邻的顶层。

在一个实施例中，层C为近似3nm至4nm厚，层B为近似2nm至3nm厚，层A为近似至少10nm厚。

在FET是p型或n型的一个实施例中，在选择性地去除层A之后保留在每个子堆叠件中的非牺牲层可包括对于MOSFET中的主要载流子具有至少0.15eV的能带边缘阶跃的半导体材料，半导体材料的非牺牲层可由III-V合金制成。

在一个实施例中，每个子堆叠件的非牺牲层结构包含半导体核，所述半导体核包括具有InP或InAlAs的相邻层的InGaAs合金的中心层，InGaAs合金的成分选择成具有相对于相邻的InP或InAlAs层的小于2％的晶格失配。

在FET是具有应变的层的n型的一些实施例中，在选择性地去除层A之后保留在每个子堆叠件中的非牺牲层可包括对于MOSFET中的主要载流子具有至少0.15eV的能带边缘阶跃的半导体材料。每个子堆叠件的非牺牲层结构可包含90％的Ge或更高的高Ge的SiGe合金的核层以及在这个核层上面和下面相邻的包括II-VI或III-V合金的层，所述合金在它们的松弛状态下具有比在核层中的SiGe合金大的晶格常数并且具有导带阶跃，从而导带边缘比在SiGe合金核层中高出近似0.15eV或更多。在FET是具有应变的层的n型的一个实施例中，相邻层可由AlAsSb合金制成。

已经公开了用于制造具有一个或更多个子堆叠件的纳米片堆叠件结构的方法和系统。已经根据示出的实施例描述了本发明，可以有对实施例的变更，任何变更将在本发明的精神和范围内。因此，在不脱离权利要求的精神和范围的情况下，可通过本领域普通技术人员作出许多修改。

虽然在许多实施中，所有子堆叠件具有名义上相同的层结构，但是在一些实施例中，不同的子堆叠件可具有不同的层结构。可在这种情况下指定指 数n以将在不同的子堆叠件中的层区分开；例如层An、层Bn和层Cn可形成子堆叠件n。