本发明属于微电子制造领域，具体涉及一种应用于10纳米技术节点以后的锗基硅锗纳米线的制作方法。
背景技术：
硅基CMOS器件在沟道尺寸进一步缩小时面临着物理和技术挑战，硅材料的迁移率不足以满足更快、更低功耗的器件性能的要求。硅锗材料以其迁移率特性优于硅，集成工艺与硅CMOS技术兼容。近年来，纳米线沟道MOS器件以其高性能的栅控特性和器件密度特性，成为10纳米技术节点以后，硅基CMOS技术在器件结构上可选的技术方案之一。硅锗材料的纳米线MOS器件，可以通过硅锗材料的高迁移率特性和与硅基CMOS技术的高度兼容性在器件特性和集成度上实现硅基CMOS技术的技术进步，但是硅锗纳米线器件仍然需要进一步优化器件结构，满足在10纳米技术节点以后的CMOS技术的要求。
技术实现要素：
为了解决硅锗纳米线制作的难题，本发明提供一种硅锗纳米线的制作方法，主要采用锗材料作为牺牲层，采用电子束光刻的方法得到纳米线结构图形，采用干法刻蚀的方法得到立体图形，最后采用湿法腐蚀的方法选择性腐蚀掉锗牺牲层，从而形成硅锗纳米线结构。本发明提出的硅锗纳米线的制作方法满足10纳米技术节点以后CMOS器件对纳米线结构的要求和工艺要求。
本发明提出的硅锗纳米线的制作方法，步骤依次为：
(1)准备一锗基半导体衬底作为样品基片
(2)在该基片上采用超高真空化学汽相沉积(UHCVD)的方法生长40纳米厚的P型掺杂的Si0.2Ge0.8半导体沟道层A；
(3)在Si0.2Ge0.8沟道层A上生长40纳米厚的P型掺杂的锗牺牲层B；
(4)在锗牺牲层B上生长40纳米厚的P型掺杂的Si0.2Ge0.8沟道层C；
(5)在Si0.2Ge0.8沟道层C上生长40纳米厚度的P型掺杂锗牺牲层D
(6)在该基片上采用PECVD的方法生长40纳米氮化硅介质层；
(7)在该基片上采用电子束光刻制作中间是40纳米宽、1微米长纳米带，两端是10微米见方正方形的电子束胶图形(如图1所示)，光刻胶为ZEP520电子束光刻胶；
(8)利用电子束光刻胶为掩膜，采用ICP刻蚀的方法，刻蚀氮化硅掩膜层、锗牺牲层D、硅锗沟道层C、锗牺牲层B、硅锗沟道层A和锗衬底；
(9)采用ZDMAC专用的ZEP胶去胶液去除ZEP电子束光刻胶；
(10)采用KOH的稀释容液腐蚀锗牺牲层B和锗牺牲层D，在这一过程中会腐蚀细化Si0.2Ge0.8纳米沟道；
(11)最后采用HF:HCl的混合容易去除氮化硅掩膜层，形成双层硅锗纳米线。
在本方案中，在外延生长前，要对锗基片进行表面清洗，包括有机清洗、稀盐酸清洗、稀氨水清洗等步骤，而且在清洗前，进行了硫化铵钝化。在本方案中，硅锗纳米线沟道的形成和细化过程都是在采用KOH稀释溶液的选择性腐蚀过程中完成的。
有益效果
本发明提出的这一硅锗纳米线制作方法，采用锗材料作为牺牲层，采用电子束光刻的方法得到纳米线结构图形，采用干法刻蚀的方法得到立体图形，最后采用湿法腐蚀的方法选择性腐蚀掉锗牺牲层，从而形成硅锗纳米线结构。本发明可以明显改善锗基NMOS器件在10纳米技术节点以后对硅锗纳米线制作方法的工艺要求。
附图说明：
图1为实施例中电子光刻的平面图形
结合附图，通过具体实施例对本发明进行详尽阐述：
本实施例提出的硅锗纳米线的制作方法，步骤依次为：
(1)准备一锗基半导体衬底作为样品基片
(2)在该基片上采用超高真空化学汽相沉积(UHCVD)的方法生长40纳米厚的P型掺杂的Si0.2Ge0.8半导体沟道层A；
(3)在Si0.2Ge0.8沟道层A上生长40纳米厚的P型掺杂的锗牺牲层B；
(4)在锗牺牲层B上生长40纳米厚的P型掺杂的Si0.2Ge0.8沟道层C；
(5)在Si0.2Ge0.8沟道层C上生长40纳米厚度的P型掺杂锗牺牲层D
(6)在该基片上采用PECVD的方法生长40纳米氮化硅介质层；
(7)在该基片上采用电子束光刻制作中间是40纳米宽、1微米长纳米带，两端是10微米见方正方形的电子束胶图形，光刻胶为ZEP520电子束光刻胶；
(8)利用电子束光刻胶为掩膜，采用ICP刻蚀的方法，刻蚀氮化硅掩膜层、锗牺牲层D、硅锗沟道层C、锗牺牲层B、硅锗沟道层A和锗衬底；
(9)采用ZDMAC专用的ZEP胶去胶液去除ZEP电子束光刻胶；
(10)采用KOH的稀释容液腐蚀锗牺牲层B和锗牺牲层D，在这一过程中会腐蚀细化Si0.2Ge0.8纳米沟道；
(11)最后采用HF:HCl的混合容易去除氮化硅掩膜层，形成双层硅锗纳米线。
在本实施例中，在外延生长前，要对锗基片进行表面清洗，包括有机清洗、稀盐酸清洗、稀氨水清洗等步骤，而且在清洗前，进行了硫化铵钝化。
在本实施例中，硅锗纳米线沟道的形成和细化过程都是在采用KOH稀释溶液的选择性腐蚀过程中完成的。