功率芯片及桥式电路的制作方法

本发明涉及功率芯片及桥式电路，特别涉及可减少寄生电感的功率芯片及桥式电路。

背景技术：

随着人类对智能生活要求的提升，社会对数据处理的需求日益旺盛。全球在数据处理上的能耗，平均每年达到数千亿甚至数万亿度；而一个大型数据中心的占地面积可以达到数万平方米。因此，高效率和高功率密度，是这一数据中心产业健康发展的关键指标。

数据中心的关键单元是服务器，其主板通常由cpu、芯片组(chipsets)、内存等等数据处理芯片和它们的供电电源及必要外围元件组成。随着单位体积服务器处理能力的提升，意味着这些处理芯片的数量、集成度也在提升，导致空间占用和功耗的提升。因此，为这些芯片供电的电源(因为与数据处理芯片同在一块主板上，又称主板电源)就被期望有更高的效率、更高的功率密度和更小的体积，来支持整个服务器乃至整个数据中心的节能和占用资源的减小。

比如，为了提高功率密度，图1所示电路架构中的5v转1.8v的低压buck(降压电路)有不断高频化的潜在需求。同时，高频化也可提高对cpu负载变化的动态响应速度。然而，由图2可见，高频化后功率器件mos的损耗占比大幅提高，成了高效率目标的主要瓶颈。

buck的效率和换流回路的寄生电感相关。如图3所示，输入电容c和第一功率开关t1、第二功率开关t2组成闭合换流回路，其中第一功率开关t1并联形成上桥臂，第二功率开关t2并联形成下桥臂。该闭合换流回路在第一功率开关开通或关断的瞬间会呈现某一寄生电感值，该寄生电感在换流回路中的等效位置如图3所示。该换流回路的寄生电感l越小，buck的效率越高，体现在以下两个方面：1寄生电感越小，关断时功率开关两端的电压尖峰越小，于是可采用性能更好的更低压的功率开关，从而提高buck的效率，示意图如图4所示；2寄生电感越小，开关损耗也越小，从而提高buck的效率，定性示意图如图5所示，开关频率越高，寄生电感对效率的影响越显著。

可见，为了提高高频低压buck的效率，减小换流回路的寄生电感是个关键。目前的集成芯片中，第一功率开关t1和第二功率开关t2分为独立的两个区域，如图6所示。这时等效高频换流回路的大小和第一功率开关t1与第二功率开关t2的几何中心距w1以及它们的几何中心到输入电容c的距离l1相关。换流回路的面积等于w1*l1，约等于功率芯片面积的四分之一。因此高频换流回路的大小受功率芯片面积影响，而功率芯片面积由功率负载及最佳效率点等多方面考量的优化设计决定，很难兼顾高频换流回路的减小，具有一定的不灵活性。

技术实现要素：

针对现有技术存在的问题，本发明的目的在于提供一种可以减少等效换流回路寄生电感，提高工作效率的功率芯片及桥式电路。

根据本公开的一个方面，提供一种功率芯片，包括一金属区域和一晶片区域，该功率芯片还包括：

第一功率开关，形成于所述晶片区域；以及

第二功率开关，形成于所述晶片区域，其中，所述第一功率开关和所述第二功率开关分别构成桥式电路的上桥臂和下桥臂，

其中，所述上桥臂和所述下桥臂的至少其中之一桥臂包括两个或两个以上的功率开关且彼此并联连接，且所述第一功率开关和所述第二功率开关沿至少一个维度方向交错设置。

在本公开的一种示例性实施例中，所述第一功率开关和所述第二功率开关沿水平方向交错排布。

在本公开的一种示例性实施例中，所述第一功率开关和所述第二功率开关沿水平方向和垂直方向均交错排布。

在本公开的一种示例性实施例中，还包括：

一电容，设置于所述金属区域，该电容与所述上桥臂和所述下桥臂形成一换流回路。

在本公开的一种示例性实施例中，所述金属区域包括：

一第一接线层，位于所述第一功率开关和所述第二功率开关的上方；且被配置为通过金属引线形成一第一接脚；以及

一第二接线层，位于所述第一接线层的上方或下方，且被配置为通过金属引线形成一第二接脚，

其中，所述第一接线层与所述第二接线层之间通过阳极氧化的方式形成所述电容。

在本公开的一种示例性实施例中，还包括：

一电容，设置于所述晶片区域，该电容与所述上桥臂和所述下桥臂形成一换流回路。

在本公开的一种示例性实施例中，所述晶片区域包括：

一n型绝缘层，设置于p型衬底层与所述第一功率开关和所述第二功率开关之间，且所述n型绝缘层与所述p型衬底层之间的结电容两端通过金属引线分别耦接至一第二接脚和一第一接脚。

在本公开的一种示例性实施例中，所述n型绝缘层通过n+出线电极接至所述第二接脚，所述p型衬底层通过p+出线电极接至所述第一接脚。

在本公开的一种示例性实施例中，还包括：

第一驱动电路，配置于紧邻所述第一功率开关；以及

第二驱动电路，配置于紧邻所述第二功率开关，

其中，所述第一驱动电路与所述第二驱动电路交错排布，以对应于所述第一功率开关和所述第二功率开关的交错设置。

在本公开的一种示例性实施例中，所述第一驱动电路还包括驱动电容；所述第二驱动电路还包括驱动电容。

在本公开的一种示例性实施例中，所述第一功率开关和所述第二功率开关为水平型功率器件。

在本公开的一种示例性实施例中，所述第一功率开关和所述第二功率开关均包括源极和漏极，且源极和漏极位于所述功率芯片的同一侧。

在本公开的一种示例性实施例中，所述第一功率开关和所述第二功率开关的最小中心距离介于50微米～300微米之间。

根据本公开的一个方面，提供一种可减小寄生电感的桥式电路，所述桥式电路包括：

第一功率开关，形成所述桥式电路的一第一桥臂，所述第一桥臂具有一第一端子和一第二端子；

第二功率开关，形成所述桥式电路的一第二桥臂，所述第二桥臂与所述第一桥臂串联连接且具有一第一端子和一第二端子，所述第二桥臂的第一端子电性耦接至所述第一桥臂的第二端子；以及

一电容，具有一第一端和一第二端，所述电容的第一端电性耦接至所述第一桥臂的第一端子，所述电容的第二端电性耦接至所述第二桥臂的第二端子，

其中，所述第一桥臂和所述第二桥臂的至少其中之一桥臂包括两个或两个以上的功率开关且彼此并联连接，所述第一功率开关和所述第二功率开关集成于一功率芯片，且所述第一功率开关和所述第二功率开关在所述功率芯片内部沿至少一个维度方向交错设置。

在本公开的一种示例性实施例中，所述功率芯片包括一金属区域和一晶片区域，且所述第一功率开关和所述第二功率开关设置在所述功率芯片的晶片区域。

在本公开的一种示例性实施例中，所述第一功率开关和所述第二功率开关沿水平方向交错排布。

在本公开的一种示例性实施例中，所述第一功率开关和所述第二功率开关沿水平方向和垂直方向均交错排布。

在本公开的一种示例性实施例中，所述电容集成在所述功率芯片的金属区域，且所述电容与所述第一桥臂和所述第二桥臂共同形成一换流回路。

在本公开的一种示例性实施例中，该金属区域包括：

一第一接线层，位于所述第一功率开关和所述第二功率开关的上方；且被配置为通过金属引线形成一第一接脚；以及

一第二接线层，位于所述第一接线层的上方或下方，且被配置为通过金属引线形成一第二接脚，

其中，所述第一接线层与所述第二接线层之间通过阳极氧化的方式形成所述电容。

在本公开的一种示例性实施例中，所述电容集成在所述功率芯片的晶片区域，且所述电容与所述第一桥臂和所述第二桥臂共同形成一换流回路。

在本公开的一种示例性实施例中，所述桥式电路还包括：

第一驱动电路，配置于紧邻所述第一功率开关，用于驱动所述第一功率开关执行导通或关断操作；以及

第二驱动电路，配置于紧邻所述第二功率开关，用于驱动所述第二功率开关执行导通或关断操作，

其中，所述第一驱动电路与所述第二驱动电路交错排布，以对应于所述第一功率开关和所述第二功率开关的交错设置。

在本公开的一种示例性实施例中，所述第一驱动电路还包括驱动电容；所述第二驱动电路还包括驱动电容。

本发明将功率芯片中的第一功率开关和第二功率开关进行交错排布，可以减小降压电路的等效换流回路寄生电感值，从而保证了电源的高效率和高功率密度。

附图说明

图1为5v转1.8v的低压降压电路的电路架构示意图；

图2为降压电路中随频率变化功率器件损耗百分比的变化示意图；

图3为桥式降压电路的示意图；

图4为桥式降压电路中功率开关关断时功率开关两端的电压尖峰变化的示意图；

图5为桥式降压电路中不同开关频率下寄生电感与开关损耗的示意图；

图6为现有功率芯片中第一功率开关和第二功率开关独立排布的俯视结构示意图；

图7示出本发明一实施例的功率芯片中功率开关交错排布的俯视示意图。

图8示出本发明另一实施例的功率芯片中功率开关交错排布的俯视示意图。

图9示出本发明另一实施例的功率芯片中功率开关排布的俯视示意图。

图10示出一实施例的功率芯片的剖视示意图。

图11示出一实施例电容设置于金属区域的功率芯片的剖视示意图。

图12示出功率芯片的金属区域的剖视示意图。

图13示出另一实施例的功率芯片的剖视示意图。

图14a-14b、图15a-15c示出一功率芯片中出现电极的排布俯视示意图。

图16示出本发明另一实施例的功率芯片的俯视示意图。

图17示出本发明另一实施例的功率芯片的立体示意图。

图18示出本发明一实施例的功率芯片中驱动电路的电路示意图。

图19示出本发明另一实施例的功率芯片中驱动电路的电路示意图。

具体实施方式

下列是提供了许多不同的实施例、或示例，用于实现本发明的不同特征。以下是公开各种元件以及配置的具体实施例或者示例以简化描述本发明。当然这些仅为示例但不以此为限。例如，说明书中第一特征位于第二特征上方的结构可包括以第一特征与第二特征直接接触的形式，以及可包括以于第一特征与第二特征之间插入额外的特征的形式，使得第一特征以及第二特征并未直接接触。此外，本发明于各种示例中将重复标号和/或字母。上述的重复用于简化以及清楚的目的，并非用以指定各种实施例和/或所述配置中的关系。

此外，空间相关术语，例如“之下(underlying)”、“下方(below)”、“下部(lower)”、“上方(overlying)”、“上部(upper)”等空间相关术语在此被用于描述图中例示的一个元件或特征与另一元件或特征的关系。空间相关术语可包括设备于使用或操作中除了图中描绘的方位以外的不同方位。设备可以其它方式被定向(旋转90度或处于其它方位)，并且在此使用的空间相关描述词应可被相应地理解。

图7示出本发明一实施例的功率芯片中功率开关排布的俯视示意图。参照图7，并结合图10，功率芯片10包括晶片区域101、金属区域102。第一功率开关t1和第二功率开关t2集成于晶片区域101中。

第一功率开关t1和第二功率开关t2集成于功率芯片10中，分别构成桥式电路的上桥臂和下桥臂。于结构上，第一功率开关t1和第二功率开关t2可以沿至少一个维度方向设置。例如，第一功率开关t1和第二功率开关t2可以沿y方向(垂直方向)交错设置。第一功率开关t1和第二功率开关t2的排布并不局限于此，也可以沿x方向(水平方向)交错设置，或者如图9所示，沿x方向和y方向交错设置。其中，第一功率开关t1、第二功率开关t2和在功率芯片10外置的电容c连接形成换流回路，等效电路如图3所示。换流回路的面积s2＝w2*l1，w2表示第一功率开关t1和第二功率开关t2几何中心距，l1表示功率开关的几何中心和外置电容的间距。

在相同功率芯片面积下，本实施例和图6所示的第一功率开关和第二功率开关独立排布的情况相比，第一功率开关和第二功率开关交错设置可减小相邻的第一功率开关和第二功率开关的几何中心距，即w2<w1，在功率开关的几何中心和电容的间距l1相同的情况下，换流回路的面积相应减小，从而减小了换流回路的大小，削弱寄生电感的影响，提高功率芯片的效率。本实施例中以第一功率开关t1和第二功率开关t2交错一次为例进行说明，然而第一功率开关和第二功率开关交错排布的次数可根据实际需要进行变化，第一功率开关和第二功率开关的次数越多，第一功率开关和第二功率开关的几何中心距越小，换流回路也相应随之减小，可以更大程度地提高功率芯片的效率。

图8示出本发明另一实施例的功率芯片中功率开关排布的俯视示意图。本实施例中第一功率开关和第二功率开关的交替次数为两次，功率芯片中第一功率开关的数量为两个，第二功率开关的数量为三个。在相同功率芯片面积下，本实施例的第一功率开关和第二功率开关的几何中心距w3<w2，因此换流回路更小。

图9示出本发明另一实施例的功率芯片中功率开关排布的俯视示意图。本实施例与图7和图8所示的第一功率开关、第二功率开关在一个方向交错排布相比，第一功率开关和第二功率开关可以沿x方向和y方向交错排布。

图10示出一实施例的功率芯片的剖视示意图。如图10所示，第一功率开关t1和第二功率开关t2集成于晶片区域101上，具体来说，第一功率开关t1和第二功率开关t2可以在p基底上掺杂而形成。金属区域102设置于第一功率开关t1和第二功率开关t2的上方。金属区域具有两个功能：通过分别与第一功率开关t1和第二功率开关t2耦接，以将多个第一功率开关t1并联、多个第二功率开关t2并联以及第一功率开关t1与第二功率开关t2串联；以及实现驱动电路的连接。

为了进一步减小换流回路的大小，可以将电容c设置于金属区域102中。图11示出一实施例电容设置于金属区域的功率芯片的剖视示意图。如图11所示，当电容c设置于金属区域时，电容c与第一功率开关、第二功率开关的几何中心的间距l2对应金属区域102、第一功率开关t1、第二功率开关t2的厚度，l2远小于图7中功率开关的几何中心和电容的间距l1。本实施例中换流回路的面积s3＝w2*l2，由于l2<l1，则本实施例的换流回路面积s3比图7所示实施例的换流回路面积s2更小，由此最大程度地削弱寄生电感的影响，提高功率芯片的效率。

图12示出功率芯片的金属区域的剖视示意图。如图12所示，金属区域102可以包括第一接线层m1和第二接线层m2。第一接线层m1位于第一功率开关t1和第二功率开关t2的上方，且通过金属引线形成第一接脚gnd。第二接线层m2位于第一接线层m1的上方，且通过金属引线形成第二接脚vin。其中，第一接线层m1和第二接线层m2的材料可以为铝，在第一接脚gnd和第二接脚vin之间通过阳极氧化的方式，可以形成蜂窝状结构的氧化铝，使得在第一接脚gnd和第二接脚vin之间形成电容c。将第一接脚gnd和第二接脚vin分别与第一功率开关t1和第二功率开关t2耦接，则可以使第一功率开关t1、第二功率开关t2和电容c形成闭合换流回路。需要指出的是，第二接线层m2的设置位置并不局限于位于第一接线层m1的上方，其也可以位于第一接线层m1的下方。

图13示出另一实施例的功率芯片的剖视示意图。如图13所示，晶片区域101包括p型衬底层1011和n型绝缘层1012。n型绝缘层1012设置于p型衬底层1011与第一功率开关t1和第二功率开关t2之间，且n型绝缘层1012与p型衬底层1011之间形成结电容，使得电容c设置在晶片区域101中。金属区域102包括第一接脚gnd和第二接脚vin.。本实施例中电容c已设置于晶片区域101中，则无需对第一接脚gnd和第二接脚vin进行阳极氧化处理，需要通过出线电极n⁺将n型绝缘层1012与第二接脚vin连接，通过出线电极p⁺将p型衬底层1011与第一接脚gnd连接，使得在晶片区域101中形成的电容c的两端通过金属区域102分别与第一功率开关t1和第二功率开关t2连接而形成换流回路。

当电容c设置于晶片区域101时，电容c与第一功率开关t1、第二功率开关t2的间距l3对应晶片区域101、第一功率开关t1、第二功率开关t2的厚度，l3远小于图7中功率开关的几何中心和电容的间距l1。本实施例中换流回路的面积s4＝w2*l3，由于l3<l1，则本实施例的换流回路面积s4比图7所示实施例的换流回路面积s2更小，由此可以进一步削弱寄生电感的影响，提高功率芯片的效率。

此外，出线电极p+、n+的排布方式会影响图13中换流回路的寄生电阻大小。换流回路的寄生电阻主要包括n型绝缘层的寄生电阻、p型衬底层的寄生电阻和金属区域的寄生电阻。出线电极p+、n+的排布通常在俯视图上呈现闭合矩形框的形状，如图14a和图14b所示。在相同功率芯片面积的情况下，功率开关被出线电极隔断地越多，出线电极矩形框也就越多，换流回路的寄生电阻也就越小。原因分析如下：图14b的是在图14a的基础上，分为了四个出线电极矩形框，于是图14b中每个出线电极矩形框的换流回路的寄生电阻是图14a中出现电极矩形框的换流回路的寄生电阻的四分之一；由于四个出线电极矩形框通过上方的金属区域并联，所以图14b中并联之后的总的换流回路寄生电阻是图14a中换流回路寄生电阻的十六分之一。结合第一功率开关和第二功率开关交错排布的特征，出线电极的排布方式可以包括以下三种：1)如图15a所示，在功率开关交错排布的方向和与之垂直的方向都被电容出线电极隔断；2)如图15b所示，在与功率开关交错排布的方向相垂直的方向上被电容出线电极隔断；3)如图15c所示，在功率开关交错排布的方向上被输入电容出线电极隔断。

图16示出本发明另一实施例的功率芯片的俯视示意图。本实施例的功率芯片与上述实施例相比还进一步包括第一驱动电路105和第二驱动电路106。第一驱动电路105用于控制第一功率开关t1的闭合和断开，第二驱动电路106用于控制第二功率开关t2的闭合和断开。其中，第一驱动电路105紧邻第一功率开关t1配置于同一层中，第二驱动电路106紧邻第二功率开关t2配置于同一层中。也就是说，第一驱动电路105和第二驱动电路106对应第一功率开关t1和第二功率开关t2的交错设置而随之交错排布。由于驱动电路与功率开关平行紧邻设置，减小了驱动闭合、关断回路的大小，从而减小了驱动闭合、关断回路的寄生参数，达到减小关断损耗以及高频化下的高效率性能的要求。

图17示出本发明另一实施例的功率芯片的剖视示意图。本实施例与图16实施例相比，第一驱动电路105和第二驱动电路106不再设置于和功率开关位于同一层，而是将第一驱动电路105和第二驱动电路106设置于金属区域102上方，并且将第一驱动电路105、第二驱动电路106各自正对于其对应的第一功率开关t1和第二功率开关t2设置。通过金属区域102将第一驱动电路105和第一功率开关t1连接，将第二驱动电路106和第二功率开关t2连接，减小了驱动关断回路的大小，从而减小了驱动关断回路的寄生参数，达到减小关断损耗以及高频化下的高效率性能的要求。

上述实施例的第一功率开关t1包括第一端、第二端和控制端，第二功率开关t2包括第一端、第二端和控制端。例如，第一功率开关t1和第二功率开关可以为mos管，包括源极、漏极和栅极。然而，第一功率开关和第二功率开关的类型并不以此为限。第一功率开关t1和第二功率开关t2均为水平型功率器件，也就是说第一功率开关t1的源极和漏极均配置于第一功率开关t1的上表面，以便于与金属区域102的第一接脚gnd和第二接脚vin连接，就近配置电容，以减小换流回路的尺寸。

图18示出本发明一实施例的功率芯片中驱动电路的电路示意图。如图18所示，第一驱动电路105包括第三开关n1和第四开关n2，第三开关n1和第四开关n2例如可以为mos管，但本发明并不以此为限。第三开关n1的源极与第四开关n2的漏极连接并与第一功率开关t1的栅极连接，，第四开关n2的源极与第一功率开关t1的源极连接。第二驱动电路106包括第五开关n3和第六开关n4，第五开关n3和第六开关n4例如也可以为mos管，但本发明并不以此为限。第五开关n3的源极与第六开关n4的漏极连接并与第二功率开关t2的栅极连接，第六开关n4的源极与第二功率开关t2的源极连接。

图16和图17中的第一驱动电路105和第二驱动电路106还可进一步包含驱动电容，其电路示意图如图19所示。

图19示出本发明一实施例的功率芯片中驱动电路的电路示意图。本实施例与图18中的第一驱动电路和第二驱动电路相比在驱动电路中增加了驱动电容c1，第一驱动电路105中驱动电容c1的一端与第三开关n1的漏极连接，第一驱动电路105中驱动电容c1的另一端与第四开关n2的源极连接。类似的，第二驱动电路106中驱动电容c1的一端与第五开关n3的漏极连接，第二驱动电路106中驱动电容c1的另一端与第六开关n4的源极连接。本实施例中驱动电容设置于驱动电路中，使得驱动电容和功率开关设置位置也随之靠近，从而减小了驱动开通回路的大小。

本发明一实施例还提供一种桥式电路包括第一功率开关t1、第二功率开关t2和电容c。例如，第一功率开关t1并联连接形成第一桥臂，第一桥臂具有第一端子和第二端子。第二功率开关t2并联连接形成第二桥臂，第二桥臂与第一桥臂串联连接且具有第一端子和第二端子，第二桥臂的第一端子电性耦接至第一桥臂的第二端子；以及电容c具有第一端和第二端，电容c的第一端电性耦接至第一桥臂的第一端子，电容c的第二端电性耦接至第二桥臂的第二端子。其中，第一功率开关t1和第二功率开关t2集成于上述实施例的功率芯片，且第一功率开关t1和第二功率开关t2在上述实施例的功率芯片内部沿至少一个维度方向交错设置。此外，在其他的实施例中，第一功率开关t1为单个，且第二功率开关t2为两个或两个以上；或者，第一功率开关t1为两个或两个以上，且第二功率开关t2为单个。第一功率开关t1和第二功率开关t2在功率芯片中的排布方式在上述功率芯片的实施例中已经详细说明，在此不再赘述。

本实施例将功率芯片的第一功率开关和第二功率开关进行交错排布，可以减小降压电路的等效换流回路寄生电感值，从而保证了电源的高效率和高功率密度。

虽然上文实施方式中揭露了本发明的具体实施例，然其并非用以限定本发明，本领域技术人员在不背离本发明的原理与精神的情形下，可对其进行各种改变与修饰，本发明的保护范围以权利要求书所界定的范围为准。