零温度系数电阻组件及其制造方法与流程

本发明关于电阻组件，且特别是关于一种零温度系数电阻组件及其制造方法。

背景技术：

在半导体集成电路中，为了提供稳定且不随温度改变的电压，低温度系数的电阻搭配能隙参考电路(band-gapreferencecircuit)是一种可节省面积的设计方式。以半导体工艺中所使用到的材料来说，目前尚无法用单一材料做到零温度系数。

在硅工艺所使用的材料中，类金属材料可提供较低的温度系数来制作薄膜电阻。常用的类金属材料包括氮化钽(tan)、氮化钛(tin)，其中氮化钽(tan)具有负温度系数(negativetemperaturecoefficient；ntc)，而氮化钛(tin)具有正温度系数(positivetemperaturecoefficient；ptc)。虽然过去研究曾结合正温度系数电阻材料和负温度系数电阻材料来产生零温度电阻的效应，但是并不是所有半导体工厂都具备适用于两种不同电阻材料的沉积设备。

因此，目前亟需能够在同一工艺技术中制造具有正和负两种温度系数的电阻材料的方法。

技术实现要素：

根据实施例，本发明提供一种零温度系数电阻组件，包括：半导体基板；第一介电层，位于半导体基板上；第一氮化钛层，具有负温度系数，位于第一介电层上；第二介电层，位于第一氮化钛层上；导电结构，内埋于第二介电层中；以及第二氮化钛层，具有正温度系数，位于第二介电层上，其中第二氮化钛层与第一氮化钛层连接。

在上述零温度系数电阻组件中，优选地，所述第一介电层的材料包括四乙氧基硅烷(tetraethylorthosilicate；teos)。

在上述零温度系数电阻组件中，优选地，所述第二介电层的材料包括硼掺杂磷-硅玻璃(boron-dopedphospho-silicateglass；bpsg)。

根据另一实施例，本发明提供一种零温度系数电阻组件的制造方法，包括：提供半导体基板；形成第一介电层在半导体基板上；形成第一氮化钛层在第一介电层上；形成第二介电层在第一氮化钛层上；对第二介电层实施热处理；形成导电结构在第二介电层中；以及形成第二氮化钛层在第二介电层上，其中第二氮化钛层与第一氮化钛层连接。

在上述零温度系数电阻组件的制造方法中，优选地，所述第一介电层的材料包括四乙氧基硅烷(tetraethylorthosilicate；teos)。

在上述零温度系数电阻组件的制造方法中，优选地，所述第二介电层的材料包括硼掺杂磷-硅玻璃(boron-dopedphospho-silicateglass；bpsg)。

在上述零温度系数电阻组件的制造方法中，优选地，所述热处理的温度范围为460-900℃。

根据又一实施例，本发明提供一种零温度系数电阻组件，包括：半导体基板；闸极结构，具有正温度系数，位于半导体基板上；以及电阻层，具有负温度系数，位于闸极结构上；其中电阻层与闸极结构直接接触。

在上述零温度系数电阻组件中，优选地，所述闸极结构包括多晶硅层和金属硅化物层，且所述电阻层和所述金属硅化物层连接。

在上述零温度系数电阻组件中，优选地，所述电阻层的材料为氮化钛(tin)。

根据又一实施例，本发明提供一种零温度系数电阻组件的制造方法，包括：提供半导体基板；形成闸极结构在半导体基板上；形成电阻层在闸极结构上；形成介电层在电阻层上；以及对介电层实施热处理。

在上述零温度系数电阻组件的制造方法中，优选地，所述闸极结构包括多晶硅层和金属硅化物层，且所述电阻层和所述金属硅化物层连接。

在上述零温度系数电阻组件的制造方法中，优选地，所述电阻层的材料为氮化钛(tin)。

在上述零温度系数电阻组件的制造方法中，优选地，所述介电层的材料包括硼掺杂磷-硅玻璃(boron-dopedphospho-silicateglass；bpsg)、磷硅玻璃(phosphosilicateglass；psg)、硼-硅玻璃(boro-silicateglass；bsg)、四乙氧基硅烷(tetraethylorthosilicate；teos)、旋涂式玻璃(spin-on-glass；sog)、常压化学气相沉积(apcvd)氧化物或前述材料的组合。

在上述零温度系数电阻组件的制造方法中，优选地，所述热处理的温度范围为460-900℃。

根据再一实施例，本发明提供一种负温度系数电阻材料的制造方法，包括：提供具有正温度系数的电阻材料；以及对电阻材料实施热处理，以使电阻材料具有负温度系数；其中电阻材料为氮化钛。

在上述负温度系数电阻材料的制造方法中，优选地，所述热处理的温度范围为460-900℃。

附图说明

本发明最好配合图式及详细说明阅读以便了解。要强调的是，根据工业上的标准作业，各个特征未必依照比例绘制。事实上，为了清楚之讨论，可能任意的放大或缩小各个特征的尺寸。

图1为本发明实施例的零温度系数电阻组件在工艺中间阶段的剖面图；

图2为本发明实施例的零温度系数电阻组件的制造方法流程图；

图3为本发明另一实施例的零温度系数电阻组件在工艺中间阶段的剖面图；

图4为本发明另一实施例的零温度系数电阻组件的制造方法流程图；

图5为本发明再一实施例的负温度系数电阻材料的制造方法流程图；

图6a、7a为本发明一些实施例不同工艺所制造的电阻材料的温度系数；

图6b、7b为本发明一些实施例不同工艺所制造的电阻材料的tem图；

图8为本发明实施例的零温度系数电阻组件中两种电阻材料的温度系数。

符号说明：

100、300零温度系数电阻组件；

102、302半导体基板；

104第一介电层；

106第一氮化钛层；

108第二介电层；

110导电结构；

112金属层；

114第二氮化钛层；

200、400、500方法流程图；

202-214、402-410、502-504步骤；

304多晶硅层；

306金属硅化层；

308闸极结构；

310电阻层。

具体实施方式

为让本发明的内容和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：

以下依本发明不同特征举出数个不同的实施例。本发明中特定的组件及安排是为了简化，但本发明并不以这些实施例为限。举例而言，在第二组件上形成第一组件的描述可包括第一组件与第二组件直接接触的实施例，也包括具有额外的组件形成在第一组件与第二组件之间、使得第一组件与第二组件并未直接接触的实施例。此外，为简明起见，本发明在不同例子中以重复的组件符号及/或字母表示，但不代表所述各实施例及/或结构间具有特定的关系。

此外，实施例中可能用到与空间相关的用词，像是“上方”、“下方”、“较高的”、“较低的”及类似的用词，这些关系词是为了便于描述图式中一个(些)组件或特征与另一个(些)组件或特征之间的关系。这些空间关系词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。装置可能被转向不同方位(旋转90度或其他方位)，则其中使用的空间相关形容词也可依此相同解释。

必须了解的是，当某层在其它层或基板“上”时，有可能是指直接在其它层或基板上，或指其它层或基板之间夹设其它层。

本发明一些实施例提供一种零温度系数电阻组件及其制造方法，利用常用的类金属材料氮化钛(tin)，通过工艺步骤的安排，使氮化钛(tin)在不同工艺步骤中经历不同的热处理，进而使在不同工艺步骤中所形成的氮化钛(tin)具有正温度系数或负温度系数。这样一来，可将具有正温度系数和具有负温度系数的氮化钛依适当比例结合而获得零温度系数的效应。

本发明一些实施例也提供另一种方式的零温度系数电阻组件及其制造方法，使多晶硅闸极结构与常用的类金属材料氮化钛(tin)连接，经过后续的热处理后，即可获得具有正温度系数的多晶硅闸极结构与具有负温度系数的电阻材料，进而获得零温度系数的效应。

上述实施例提供的零温度系数电阻组件制造方法，均利用热处理使具有正温度系数的类金属材料(例如：氮化钛)转变为具有负温度系数的电阻材料。

以下描述本发明的一些实施例。图1、3为一些实施例零温度系数电阻组件在工艺的中间阶段的剖面图。图2、4为一些实施例零温度系数电阻组件的工艺方法流程图。在图1-4所述的阶段之前、期间、及/或之后可提供额外的操作，像是一些熟知的半导体工艺步骤。在不同的实施例中，前述的一些阶段可以被置换或移除。可加入额外的特征到半导体组件结构。在不同的实施例中，以下所述的一些组件可以被置换或移除。为达清楚说明的目的，在图1、3的剖面图中省略部分的组件。

图1为本发明实施例零温度系数电阻组件100在工艺中间阶段的剖面图。

如图1所示，零温度系数电阻组件100包括半导体基板102。半导体基板102可由合适的半导体材料形成，像是硅、锗、钻石、或其类似的材料。或者，化合物材料像是锗化硅、碳化硅、砷镓(arsenicgallium)、铟镓(indiumgallium)、磷化铟、碳化硅锗(silicongermaniumcarbide)、磷化镓砷(galliumarsenicphosphide)、磷化镓铟(galliumindiumphosphide)、前述材料的组合及其类似的材料，也可使用其他晶向(crystalorientations)。

此外，半导体基板102可包括绝缘体上覆硅(silicon-on-insulator；soi)基板。一般来说，绝缘体上覆硅(soi)基板包括一层半导体材料，像是磊晶硅、锗、锗化硅、绝缘体上覆硅(soi)、绝缘体上覆硅锗(silicongermaniumoninsulator；sgoi)或前述材料的组合。半导体基板102可掺杂p-型掺杂物，像是硼、铝、镓、或其类似的材料，半导体基板102也可如熟知的掺杂n-型掺杂物。

第一介电层104位于半导体基板102上。第一介电层104的材料可包括四乙氧基硅烷(tetraethylorthosilicate；teos)或其他类似的材料。在一些实施例中，第一介电层104可作为蚀刻停止层(etch-stoplayer；esl)。

第一氮化钛层106位于第一介电层104上。第一氮化钛层106具有负温度系数，大约为-300至-600ppm/℃。在一些实施例中，第一氮化钛层106的厚度可为100-1000埃，例如：400埃、600埃、或800埃。在此，第一氮化钛层106也可称为第一薄膜电阻层。

第二介电层108位于第一氮化钛层106上。第二介电层108的材料可包括硼掺杂磷-硅玻璃(boron-dopedphospho-silicateglass；bpsg)、磷-硅玻璃(phospho-silicateglass；psd)、硼-硅玻璃(boro-silicateglass；bsg)或其他类似的材料。第二介电层108中可包括导电结构110。导电结构110的材料可包括合适的导电材料像是铜合金、铝、钨、银、前述材料的任何组合及/或其类似的材料。在一些实施例中，导电结构110可为接触(contact)。

金属层112位于第二介电层108上。金属层112之间的距离可依据设计而决定。金属层112的厚度可大于约0.4μm，但本发明不受此限制，可由当时半导体技术规格决定。

第二氮化钛层114位于第二介电层108上。更明确的说，第二氮化钛层114覆盖在第二介电层108的上表面，并延伸至金属层112的侧壁及一部分的上表面，如图1所示。第二氮化钛层114通过其背表面与第二介电层108和金属层112接触。第二氮化钛层114具有正温度系数，大约为300-600ppm/℃。第二氮化钛层114通过金属层112和导电结构110与第一氮化钛层106连接。在一些实施例中，第二氮化钛层114的厚度可为100-1000埃，例如：400埃、600埃、或800埃。在此，第二氮化钛层114也可称为第二薄膜电阻层。

如图1所示，具有负温度系数的第一薄膜电阻层(即是，第一氮化钛层106)和具有正温度系数的第二薄膜电阻层(即是，第二氮化钛层114)互相连接/串联，产生零温度系数的效应，进而形成零温度系数电阻组件100。

值得一提的是，相较于过去研究利用正温度系数和负温度系数的两种不同电阻材料的结合，例如：具有负温度系数的氮化钽(tan)和具有正温度系数的氮化钛(tin)，来产生零温度电阻的效应，本发明一些实施例所提供的零温度电阻组件是通过工艺步骤的安排，使同一种电阻材料(氮化钛)具有正温度系数和负温度系数，再将具有正温度系数和负温度系数的氮化钛依适当比例结合以产生零温度系数的效应。在此，所述氮化钛的结合可通过串联或并联来达成。也就是说，相较于过去研究需要适用于两种不同电阻材料的沉积设备，在本发明的一些实施例中，只需要一种适用于氮化钛的沉积设备即可达到制造零温度系数组件的目的。

图2为本发明实施例零温度系数电阻组件的制造方法流程图200。为达说明的目的，以下将配合图1、2一起进行描述。

首先，进行步骤202，提供半导体基板102。半导体基板102可由合适的半导体材料形成，像是硅、锗、钻石、或其类似的材料。或者，化合物材料像是锗化硅、碳化硅、砷镓(arsenicgallium)、铟镓(indiumgallium)、磷化铟、碳化硅锗(silicongermaniumcarbide)、磷化镓砷(galliumarsenicphosphide)、磷化镓铟(galliumindiumphosphide)、前述材料的组合、及其类似的材料，也可使用其他晶向(crystalorientations)。

此外，半导体基板102可包括绝缘体上覆硅(silicon-on-insulator；soi)基板。一般来说，绝缘体上覆硅(soi)基板包括一层半导体材料，像是磊晶硅、锗、锗化硅、绝缘体上覆硅(soi)、绝缘体上覆硅锗(silicongermaniumoninsulator；sgoi)或前述材料的组合。半导体基板102可掺杂p-型掺杂物，像是硼、铝、镓、或其类似的材料，半导体基板102也可如熟知的掺杂n-型掺杂物。

接下来，进行步骤204，形成第一介电层104在半导体基板102上。第一介电层104的材料可包括四乙氧基硅烷(tetraethylorthosilicate；teos)、或其他类似的材料。第一介电层104可由合适的工艺沉积，像是化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、高密度电浆化学气相沉积(hdpcvd)、旋涂式工艺(spin-onprocess)、溅镀工艺或前述工艺的组合。

接下来，进行步骤206，形成第一氮化钛层106在第一介电层104上。可由合适的工艺像是化学气相沉积(cvd)、物理气相沉积(pvd)或前述工艺的组合，形成厚度为100-600埃，例如：400埃的第一氮化钛层106。

接着，进行步骤208，形成第二介电层108在第一氮化钛层106上。第二介电层108的材料可包括硼掺杂磷-硅玻璃(boron-dopedphospho-silicateglass；bpsg)、磷-硅玻璃(phospho-silicateglass；psd)、硼-硅玻璃(boro-silicateglass；bsg)或其他类似的材料。第二介电层108可由合适的工艺沉积，像是化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、高密度电浆化学气相沉积(hdpcvd)、旋涂式工艺(spin-onprocess)、溅镀工艺或前述工艺的组合。

接下来，进行步骤210，对第二介电层108实施热处理。在该实施例中，热处理为硼掺杂磷-硅玻璃热处理(bpsgflow)，其工艺温度为800℃-900℃。在其他实施例中，热处理的温度范围可为460℃-900℃。

应注意的是，在一般硅工艺中，氮化钛(tin)通常在用于接触层(contactlayer)之后作为金属能障层以避免扩散及/或提供金属附着性，其后续工艺温度都小于450℃。然而，步骤206是在形成接触层(contactlayer)之前形成所述的第一氮化钛层106，因此，此第一氮化钛层106将经历后续步骤210的热处理，例如：硼掺杂磷-硅玻璃热处理(bpsgflow)。经实验发现，当第一氮化钛层106经过硼掺杂磷-硅玻璃热处理(bpsgflow)(工艺温度为800℃-900℃)之后，经过热处理的氮化钛的温度系数由原本的正温度系数变为负温度系数。因为在进行硼掺杂磷-硅玻璃热处理(bpsgflow)的过程中，氮化钛与上层的氧化物反应而产生新的结构，或是氮化钛本身因为硼掺杂磷-硅玻璃热处理(bpsgflow)而产生相变化，使得第一氮化钛层106对于温度的敏感度及特性产生改变。因此，在步骤210进行热处理之后，第一氮化钛层106转变为具有负温度系数的电阻材料层。

接下来，进行步骤212，形成导电结构110在第二介电层108中。第二介电层108可利用例如：微影罩幕(photolithographicmasking)及蚀刻工艺进行图案化，据此，微影罩形成在第二介电层108上，并接着曝露于图案化光线。曝光之后，移除预定的部分微影罩幕以曝露底下的第二介电层108，接着进行蚀刻以移除曝露的部分，据此图案化第二介电层108以形成开口。应注意的是，可通过任何其他合适的半导体图案化技术来形成开口，像是蚀刻工艺、雷射剥除工艺(laserablationprocess)、前述工艺的任何组合及/或其类似的工艺。

在一些实施例中，阻障层、晶种层(seedlayer)可沉积在开口的表面上。接着，可填充导电材料至开口中以形成与第一氮化钛层106接触的导电结构110。填充在开口中的导电材料可为任何合适的导电材料，像是铜合金、铝、钨、银、前述材料的任何组合及/或其类似的材料。可利用合适的技术形成导电材料，像是无电解电镀(electro-lessplatingprocess)工艺、化学气相沉积(cvd)、电镀(electroplating)及/或类似的技术。

根据一些实施例，实施平坦化工艺以移除多余的导电材料。平坦化工艺可利用合适的技术来执行，像是研磨(grinding)、磨光(polishing)及/或化学蚀刻、蚀刻及研磨技术的组合。根据一些实施例，平坦化工艺可利用化学机械平坦化(chemicalmechanicalpolishing；cmp)工艺来执行。

在进行步骤214之前，可先形成金属层112在第二介电层108和导电结构110上。金属层112可由任何合适的工艺沉积，像是化学气相沉积(cvd)、原子层沉积(ald)、或物理气相沉积(pvd)。在一些实施例中，金属层112的厚度可大于约0.4μm，例如可为0.4μm-0.5μm，但本发明不限于此，可由当时但导体技术工艺规格所决定。

接下来，进行步骤214，形成第二氮化钛层114在第二介电层108上。可由合适的工艺像是化学气相沉积(cvd)、物理气相沉积(pvd)或前述工艺的组合，形成厚度为100-600埃，例如：400埃的第一氮化钛层106。在一些实施例中，第二氮化钛层114覆盖在第二介电层108的上表面，并延伸至金属层112的侧壁及一部分上表面。如图1所示，第二氮化钛层114通过金属层112与导电结构110与第一氮化钛层106互相连接/串联。应注意的是，在步骤214之后，第二氮化钛层114所经历的工艺温度都小于约450℃，经实验发现，这样的工艺温度所形成的氮化钛具有正温度系数。

本实施例提供的制造方法将氮化钛分别安排在不同工艺步骤中，在接触层(contactlayer)前形成的第一氮化钛层因经历工艺温度为460℃-900℃的热处理，如硼掺杂磷-硅玻璃热处理(bpsgflow)，故转变为具有负温度系数的电阻材料；而在接触层后形成的第二氮化钛层因所经历的工艺温度都小于约450℃，故为具有正温度系数的电阻材料。因此，本实施例提供的制造方法在工艺的不同步骤中，形成具有正温度系数和负温度系数的氮化钛，并将两者进行结合以产生零温度系数电阻组件。

图3为本发明另一实施例薄膜电阻组件300在工艺中间阶段的剖面图。此零温度系数电阻组件300包括半导体基板302。半导体基板302的材料可参考第1图所述的内容，不在此赘述。

闸极结构308位在半导体基板302上。闸极结构308具有正温度系数，大约为500-800ppm/℃。在一些实施例中，闸极结构308可包括多晶硅层304和金属硅化层306。多晶硅层304位于半导体基板302上。在一些实施例中，多晶硅层304可由掺杂或未掺杂的多晶硅形成。金属硅化层306位于多晶硅层304上。在一些实施例中，金属硅化层306可由合适的材料形成，像是硅化钛、硅化钴、硅化镍、硅化钽或前述材料的组合。

电阻层310位在闸极结构308上，且电阻层310与闸极结构308直接接触。更确切的说，电阻层310覆盖半导体基板302上表面，并延伸至闸极结构308的侧壁及一部分的上表面。电阻层310具有负温度系数，大约为-300至-600ppm/℃。电阻层310的材料是选择于下列所组成的族群：氮化钛(tin)。在一些实施例中，电阻层310的厚度可为100-1000埃，例如：400埃、600埃、或800埃。在此，电阻层310也可视为薄膜电阻层。

如图3所示，具有负温度系数的薄膜电阻层310和具有正温度系数的闸极结构308互相连接/串联，产生零温度系数的效应，进而形成零温度系数电阻组件300。

值得一提的是，虽然过去研究曾利用正温度系数和负温度系数的两种不同电阻材料的结合，例如：具有负温度系数的氮化钽(tan)和具有正温度系数的氮化钛(tin)，来产生零温度电阻的效应，然而，这样的工艺方法需要进行两次电阻材料的沉积，且需要具备适用于两种不同电阻材料的沉积设备。相较之下，本发明一些实施例所提供的零温度电阻组件是直接将电阻材料(例如：氮化钛)形成在闸极结构上，通过后续的热处理，使电阻材料(例如：氮化钛)具有负温度系数，而闸极结构通过热处理后原本就会具有正温度系数，因此产生零温度系数的效应，形成零温度系数电阻组件。也就是说，相较于过去研究需要进行两次电阻材料的沉积以及使用两种不同的沉积设备，在本发明一些实施例中，只需要进行一次电阻材料的沉积且只需要一种适用于电阻材料(例如：氮化钛)的沉积设备即可达到制造零温度系数电阻组件的目的。

图4为本发明另一实施例零温度系数电阻组件的制造方法流程图400。为达说明的目的，以下将配合图3、4一起进行描述。

首先，进行步骤402，提供半导体基板302。半导体基板302的材料可参考图1所述的内容，不在此赘述。

接下来，进行步骤404，形成闸极结构308在半导体基板302上。闸极结构308具有正温度系数，大约为300-600ppm/℃。在一些实施例中，闸极结构308可包括多晶硅层304和金属硅化层306。多晶硅层304形成在半导体基板302上。在一些实施例中，多晶硅层304可由掺杂或未掺杂的多晶硅形成。多晶硅层304可由合适的工艺形成，像是低压化学气相沉积(low-pressurechemicalvapordeposition；lpcvd)、及/或其类似的工艺。金属硅化层306形成在多晶硅层304上。在一些实施例中，金属硅化层306可由合适的材料形成，像是硅化钛、硅化钴、硅化镍、硅化钽或前述材料的组合。金属硅化层306可由合适的工艺形成，像是化学气相沉积(cvd)及/或其类似的工艺。

接下来，进行步骤406，形成电阻层310在闸极结构308上。电阻层310的材料是选择于下列所组成的族群：氮化钛(tin)及氮化钽(tan)。可由合适的工艺像是物理气相沉积(pvd)、化学气相沉积(cvd)或前述工艺的组合，形成厚度为100-600埃，例如：400埃的电阻层310。

接着，进行步骤408，形成介电层(未显示)在第一电阻层310上。介电层的材料可包括硼掺杂磷-硅玻璃(boron-dopedphospho-silicateglass；bpsg)、磷-硅玻璃(phospho-silicateglass；psg)、硼-硅玻璃(boro-silicateglass；bsg)、四乙氧基硅烷(tetraethylorthosilicate；teos)、旋涂式玻璃(spin-on-glass；sog)、常压化学气相沉积(apcvd)氧化物或其他类似的材料。介电层可由合适的沉积工艺形成，像是化学气相沉积(cvd)、物理气相沉积(pvd)、原子层沉积(ald)、高密度电浆化学气相沉积(hdpcvd)、旋涂式工艺(spin-onprocess)、溅镀工艺或前述工艺的组合。

接着，进行步骤410，对介电层实施热处理。在该实施例中，热处理为硼掺杂磷-硅玻璃热处理(bpsgflow)，其工艺温度为800℃-900℃。在其他实施例中，热处理的温度范围可为460℃-900℃。

应注意的是，步骤406是在形成接触层(contactlayer)的前形成所述的电阻层310，因此，此电阻层310将经历后续步骤410的热处理，例如：硼掺杂磷-硅玻璃热处理(bpsgflow)。经实验发现，当电阻层310经过硼掺杂磷-硅玻璃热处理(bpsgflow)(工艺温度为800℃-900℃)之后，电阻层310的温度系数由原本的正温度系数变为负温度系数。以氮化钛为例，其温度系数由大约300-600ppm/℃变成大约-300至-600ppm/℃，因为在进行硼掺杂磷-硅玻璃热处理(bpsgflow)的过程中，氮化钛与上层的氧化物反应而产生新的结构，或是氮化钛本身因为硼掺杂磷-硅玻璃热处理(bpsgflow)而产生相变化，使得氮化钛对于温度的敏感度及特性产生改变。因此，在步骤410进行热处理之后，电阻层310转变为具有负温度系数的电阻层。同时，由于经过热处理之后的闸极结构308原本就会具有正温度系数，于是，本实施例在同一层中结合了具有正温度系数的闸极结构308和具有负温度系数的电阻层310，产生零温度系数的效应。

本实施例提供的制造方法将电阻层(例如：氮化钛)直接形成在闸极结构上，在接触层(contactlayer)前形成的电阻层(例如：氮化钛)因经历工艺温度为460℃-900℃的热处理，如硼掺杂磷-硅玻璃热处理(bpsgflow)，故转变为具有负温度系数的电阻材料；而在热处理后的闸极结构原本就会具有正温度系数。因此，本实施例提供的制造方法在工艺技术中，以具有正温度系数的闸极结构取代正温度系数电阻，结合经热处理后具有负温度系数的电阻材料(例如：氮化钛)，以产生零温度系数电阻组件。

图5为本发明实施例负温度系数电阻材料的制造方法流程图500。

首先，进行步骤502，提供具有正温度系数的电阻材料。接着，进行步骤504，对电阻材料实施热处理，以使电阻材料具有负温度系数。在该实施例中，电阻材料为氮化钛(tin)，其在热处理前后，温度系数从大约300-600ppm/℃变成大约-300至-600ppm/℃。在一些实施例中，热处理的温度范围可为460℃-900℃。在该实施例中，热处理为硼掺杂磷-硅玻璃热处理(bpsgflow)，其温度范围大约为800℃-900℃。

应注意的是，上述实施例仅为说明之用，本发明的范畴并非以此为限。以下，针对不同工艺所形成的电阻材料进行电阻率温度系数(temperaturecoefficientofresistivity；tcr)的检测，并观察电阻材料的tem图。

电阻率温度系数检测

针对经过热处理的氮化钛进行电阻率温度系数(temperaturecoefficientofresistivity；tcr)的检测。首先，在温度t0，使用4156sweepv,sensei，由v/i求出r0。接着，改变测试温度为t1，以同样方法得到r1，由(r1-r0)/r0求出在温度t1的电阻变动率。其他温度类推，所测得结果如图6a所示。图6a中所示“具虚设条”及“无虚设条”代表不同的组件布局图形。w代表组件宽度，l代表组件长度。y轴(r-r0)代表特定温度电阻对基准温度电阻的变动率，电阻由一般的电性参数分析仪(agilent4156)进行量测。

由图6a可得知经过热处理的氮化钛具有负温度系数。

此外，通过穿透式电子显微镜对于工艺中经过热处理的氮化钛层进行分析。图6b显示经过热处理的氮化钛层的tem图。如图6b所示，可看到两层不同的结构，下层为原本沉积的氮化钛，上层为经过热处理后额外产生的结构。此结果显示，氮化钛层经过热处理后，可能与上方的氧化物反应而产生新的结构。

另一方面，针对未经过热处理的氮化钛进行电阻率温度系数(temperaturecoefficientofresistivity；tcr)的检测。类似地，在温度t0，使用4156sweepv,sensei，由v/i求出r0。接着，改变测试温度为t1，以同样方法得到r1，由(r1-r0)/r0求出在温度t1的电阻变动率。其他温度类推，所测得结果如图7a所示。图7a中所示“具虚设条”及“无虚设条”代表不同的组件布局图形。w代表组件宽度，l代表组件长度。y轴(r-r0)代表特定温度电阻对基准温度电阻的变动率，电阻由一般的电性参数分析仪(agilent4156)进行量测。由图7a可得知未经过热处理的氮化钛具有正温度系数。

此外，通过穿透式电子显微镜对在工艺中未经过热处理的氮化钛层进行分析。图7b显示未经过热处理的氮化钛层的tem图。如图7b所示，未经过热处理的氮化钛层仍然只有一层结构。

图8为本发明一实施例所提供的零温度系数电阻组件中两种电阻材料的温度系数。此处，零温度系数电阻组件是通过多晶硅闸极结构和氮化钛层结合，经过热处理后所得。如图8所示，在此零温度系数电阻组件中，多晶硅闸极结构具有正温度系数，而氮化钛层具有负温度系数。

综上所述，本发明提供一种零温度系数电阻组件及其制造方法，透过工艺步骤的安排，在接触层(contactlayer)前形成氮化钛层，此氮化钛层在经历后续工艺温度为800℃-900℃的硼掺杂磷-硅玻璃热处理(bpsgflow)之后，转变为具有负温度系数的电阻材料。将此具有负温度系数的氮化钛层与具有正温度系数的电阻组件像是氮化钛层或门极结构结合，进而获得零温度系数电阻组件。本发明提供的零温度系数电阻组件制造方法，均利用热处理使具有正温度系数的类金属材料(例如：氮化钛)转变为具有负温度系数的电阻材料。

虽然本发明采用上述数个较佳实施例对本发明的内容作了解释，但其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当以权利要求书所限定的范围为准。